可编程逻辑器件安全性漏洞检测平台设计与实现

芯片作为信息存储、传输、应用处理的基础设备,其安全性是信息安全的一个重要组成部分。可编程逻辑器件安全性漏洞检测平台正是为了检测出逻辑芯片内可能存在的攻击后门和设计缺陷而研制的,从而确保电子设备中信息安全可靠。文章研究可编程逻辑器件漏洞检测平台的设计与实现,简要介绍了检测平台的总体结构和运行机制,给出了检测平台的总体设计思想、实现方案及系统组成,并深入研究了漏洞检测平台设计与实现所涉及的相关技术。     

网络设备硬件漏洞研究

在对软件漏洞进行研究的基础上,从发掘网络设备硬件漏洞的角度对网络信息安全进行了思考.分析了网络信息安全现状,列举了当前主要的网络防御技术,分析了交换芯片AL216的组成结构和设计原理,研究了如何利用交换芯片AL216为核心设计实现以太网交换设备,并讨论了利用该芯片设计交换设备可能存在的硬件漏洞.通过论述表明了网络设备硬件漏洞存在的可行性和隐蔽性.     

逻辑未知PLD的安全性漏洞检测方法

针对逻辑未知PLD的孤立状态检测,对黑箱检测法进行研究。通过分析PLD的I/O结构,阐述检测过程中引脚属性判别的原理,对比分析3类判别算法的性能。针对状态驱动问题,阐明现有驱动算法的实现思想,分析现有驱动算法的空间复杂度,并且针对状态搜索和转移路径长度,定性地分析时间复杂度,提出下一步研究的重点。     

硬件木马技术研究综述

集成电路芯片在设计、制造及使用过程中都可能会被植入硬件木马,电子设备的安全受到极大威胁。近年来,硬件木马的设计和检测技术逐渐受到重视,已成为研究热点。首先分析了硬件木马的特性和概念,然后在介绍硬件木马主要分类方法的基础上,提出了用于评价硬件木马隐藏特性的功能分散粒度、激活概率和阈值功耗等衡量指标。探讨了几种典型硬件木马的设计思路和检测方法,分析了硬件木马检测方法存在的问题与面临的挑战,最后对硬件木马相关技术的研究与发展提出建议。     

基于相关性的同步优化算法

给出了一种基于数据相关图的同步优化算法，作为自动并行化编译器中的一个独立遍，利用并行化编译器对程序的相关性分析结果来实现编译时barrier同步优化。     

共享内存结构OpenMP并行程序的自动生成

有效的程序自动并行化系统能帮助用户充分利用并行计算机的硬件资源和提高并行程序设计的效率。OpenMP作为共享内存结构的编程标准，具有良好的性能和可移植性。本文介绍了基于SUIF的OpenMP并行程序自动生成工具OAGT的设计和实现，重点讨论了其中所涉及的几个主要技术问题：循环分析、流水并行、归约操作、同步优化等。     

OpenMP并行程序的编译器优化

OpemMP标准以其良好的可移植性和易用性被广泛应用于并行程序设计。该文讨论了OpenMP并行程序的编译器优化算法,在编译过程中通过并行区合并和扩展,实现并行区重构,并在并行区中实现了基于跨处理器相关图的barrier同步优化。分析验证表明,这些优化策略减少了并行区和barrier同步的数目,有效地提高了OpenMP程序的并行性能。     

可信虚拟网络组信息安全交流平台设计与实现

提出了可信虚拟网络组的设计思想,基于该思想设计并实现了一个运行于Windows系统下的端到端信息安全交流平台.该平台不仅实现了终端用户信息的有限共享,而且通过内核过滤驱动、加解密、数字签名等技术的综合运用保证了机密信息的本地存储安全和传输安全,使信息交流更为灵活可信.     

一种公历到农历日期转换算法的实现

本文主要从单片机软件实现角度介绍一种公历到农历转换的算法思想,算法采用MCS-51指令系统实现.并给出程序流程图,另外对二十四节气和生肖算法也做详细介绍.     

基于1-Wire~的PnP设备识别

文章讨论了一种“即插即用”(PnP)设备的识别方法。该方法采用1-Wire器件作为存储器存储识别信息,并已在Dallas公司的TINI板得到了实际的应用。