ITO与p型SiCGe的接触特性

利用直流磁控溅射系统在p型SiCGe和载玻片衬底上沉积ITO薄膜,并研究其ITO与p型SiCGe的接触特性与p型SiCGe制备条件、退火温度、退火时间的关系.结果表明:p型SiCGe制备条件的不同影响着退火使ITO/p型SiCGe的接触由线性变为非线性或者由非线性变为线性;随着退火温度的增加,接触电阻先减小后增加,这是由于退火过程中,接触界面层发生了反应以及接触势垒高度与宽度发生了变化造成的.当退火温度为500℃时,其接触电阻达到最小值,此时ITO薄膜的最高透过率高达90%,方块电阻为20.6Ω/□.     

Al掺杂6H-SiC铁磁性研究(英文)北大核心CSCD

使用物理气象沉积法生长了轻Al掺杂6H-SiC样品,并使用超导量子干涉磁强计(SQUID)对无腐蚀及腐蚀后的样品进行了测试,发现了腐蚀后的样品在室温下表现出铁磁性。经过计算,样品磁信号并非来源于腐蚀剂KOH及K2CO3。同时腐蚀后的样品形貌表明杂质聚集在腐蚀后的缺陷附近从而形成了一定的铁磁性,因此缺陷被腐蚀放大是样品形成铁磁性的主要原因。     

6H-SiC衬底上异质外延3C-SiC薄膜的结构研究

以SiH4和C3H8为反应源,在1250℃下,采用低压热壁化学气相淀积法在6H-SiC衬底上异质外延生长了3C-siC薄膜.扫描电镜和原子力显微镜测试结果显示,样品表面光滑、无明显岛状结构物质.剖面透射电镜照片显示SiC外延层致密均匀、界面平整,厚度约为50nm.高分辨透射电镜结果显示,衬底与外延层分别为排列整齐的6H-SiC结构和3C-SiC结构,两者过渡平坦、界面处无其他晶型.选区电子衍射花样标定结果再次说明外延薄膜为闪锌矿结构的3C-SiC,计算的晶格常数为0.4362nm.     

I/Q mismatch calibration based on digital baseband

A novel I/Q mismatch calibration technique based on a digital baseband for a direct conversion transmitter is implemented in TSMC 0.13μm CMOS technology.The proposed technique finishes a calibration task, which only needs a calibration chain to detect mismatches and then transmit them to the digital baseband.Simulation results show that the calibrated errors of the proposed technique are less than 7%.The measurement results indicate the function of the proposed technique is correct,but the performance should be improved further.     

6H-SiC衬底上异质外延3C-SiC薄膜的结构研究

以SiH4和C3H8为反应源,在1250℃下,采用低压热壁化学气相淀积法在6H-SiC衬底上异质外延生长了3C-siC薄膜.扫描电镜和原子力显微镜测试结果显示,样品表面光滑、无明显岛状结构物质.剖面透射电镜照片显示SiC外延层致密均匀、界面平整,厚度约为50nm.高分辨透射电镜结果显示,衬底与外延层分别为排列整齐的6H-SiC结构和3C-SiC结构,两者过渡平坦、界面处无其他晶型.选区电子衍射花样标定结果再次说明外延薄膜为闪锌矿结构的3C-SiC,计算的晶格常数为0.4362nm.     

SiC衬底上SiCGe外延薄膜的结构

用热壁CVD法在6H-SiC衬底上生长了SiCGe三元合金,样品生长呈现出显著的岛状特征.利用SEM,TEM,EDS和PL等分析手段对薄膜进行了特性研究.发现样品包含两种特征相,由随机分布的球形岛和岛周围较平坦的背景区域组成.EDS结果表明两相组分不同:球形岛为高Ge区,组分比大于30%;背景区域Ge含量则低于1%.两种相的生长速率也不相同,在生长时间相同的情况下,背景区较薄,且满布三角形堆垛层错.样品的PL峰位于2.2和2.7eV处.分析认为,这两个峰分别来自球形岛和背景区域的带间辐射复合.     

SiC衬底上SiCGe外延薄膜的结构

用热壁CVD法在6H-SiC衬底上生长了SiCGe三元合金,样品生长呈现出显著的岛状特征.利用SEM,TEM,EDS和PL等分析手段对薄膜进行了特性研究.发现样品包含两种特征相,由随机分布的球形岛和岛周围较平坦的背景区域组成.EDS结果表明两相组分不同球形岛为高Ge区,组分比大于30%;背景区域Ge含量则低于1%.两种相的生长速率也不相同,在生长时间相同的情况下,背景区较薄,且满布三角形堆垛层错.样品的PL峰位于2.2和2.7eV处.分析认为,这两个峰分别来自球形岛和背景区域的带间辐射复合.     

一种快速实现时序收敛的设计方法

为了解决处理器时序收敛困难和设计时间长的问题,本文基于14 nm的定制化处理器（WS＿CPU）提出了一种高效可靠的设计方法：（1）基于一种新型的FCHT(Flexible Configurable H-Tree)时钟结构,实现时钟信号均匀分配和减少绕线时间,同时采用CCOPT(Clock Concurrent Optimization)技术进行时钟树综合优化;（2）在综合阶段采用DCG(Design Compiler Graphical)模式和门控时钟插入技术,提前评估设计风险从而减少布局布线的迭代时间。验证结果表明,当WS＿CPU时钟频率为1 GHz时,寄存器之间建立时间的时序余量为108 ps,有效地实现了时序快速收敛,同时FCHT结构相比传统平衡树、柔性H树、3级H树的芯片总功耗分别减少了7.71%、6.18%、7.87%;FCHT时钟结构相比传统平衡树在时序修复上节省了3 156 min,相比柔性H树节省了5 220 min的时序修复时间,缩短了芯片的设计周期。     

羊毛纤维表面处理的拉曼光谱研究

结合轻碱洗毛法、中性洗毛法和超声助剂洗毛法,设计出一个表面处理工艺。该工艺既能减少资源的浪费,又可缩短洗毛时间。对羊毛的表面处理工艺流程主要分为润湿、洗涤、超声波空化、炭化4步,实验证明该方法简单、快捷,洗毛干净。在工艺流程的最后应用拉曼光谱仪对羊毛纤维表面结构进行检测、分析,确定了洗毛工艺中润湿阶段的最佳温度和炭化过程的最佳时间。结果表明,润湿阶段的最佳温度为60℃左右,炭化时烘焙的最佳时间在25~30 min之间。     

SiC衬底上SiCGe薄膜组分、结构的测试与综合分析

采用低压化学气相沉积法在6H-SiC衬底上成功地生长了高Ge、C组分的SiCGe薄膜,利用XPS和XRD对样品进行了综合测试分析,研究了SiCGe薄膜的组分和结构特征,讨论了XRD峰位与薄膜的组分结构的关系,为进一步改善薄膜的性能提供了依据.结合XPS和XRD综合分析可知, 薄膜中Ge、C组分高达30.86%和9.06%,确为SiCGe相,并不是SiGe和SiC的简单结合.测试发现,SiCGe多晶薄膜为立方结构,在〈110〉和〈310〉方向上择优生长.