CMOS毫米波低功耗超宽带共栅低噪声放大器

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5～39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27～42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2dB,平均NF在27 ～ 42 GHz频段内为5.1 dB;S11在整个测试频段内小于-11 dB.40 GHz处输入三阶交调点(IIP3)的测试值为+2 dBm.整个电路的直流功耗为5.3 mW.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.     

宽中频CMOS下变频器单片

该文介绍了一种工作于毫米波频段的宽中频(IF)下变频器.该下变频器基于无源双平衡的设计架构,片上集成了射频(RF)和本振(LO)巴伦.为了优化无源下变频器的增益、带宽和隔离度性能,电路设计中引入了栅极感性化技术.测试结果表明,该下变频器的中频带宽覆盖0.5～12?GHz.在频率为30?GHz、幅度为4?dBm的LO信号驱动下,电路的变频增益为–8.5～–5.5?dB.当固定IF为0.5?GHz、LO幅度为4?dBm时,变频增益随25～45?GHz的RF信号在–7.9～–5.9?dB范围内变化,波动幅度为2?dB.LO-IF,?LO-RF,?RF-IF的隔离度测试结果分别优于42,?50,?43?dB.该下变频器芯片采用TSMC?90?nm?CMOS工艺设计,芯片面积为0.4?mm2.     

基于MSP430F149的阻抗测量系统设计

介绍一个基于MSP430F149与AD9852的阻抗测量系统的设计。系统利用MSP430F149自带的12位A/D转换,实现对负载电压电流的测量。根据测量值计算出阻抗后,通过RS485将阻抗值远距离实时传输给PC机。本设计具有精度高,可靠性较好,可移植性强的优点。     

CMOS毫米波低功耗超宽带共栅低噪声放大器（英文）

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RF CMOS工艺实现并具有如下特征:在28.5~39 GHz频段内测得的平坦增益大于10 d B;-3 d B带宽从27~42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2 d B,平均NF在27~42 GHz频段内为5.1 d B;S11在整个测试频段内小于-11 d B.40 GHz处输入三阶交调点(IIP3)的测试值为+2 d Bm.整个电路的直流功耗为5.3 m W.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.     

Ka波段具有宽锁定范围高注入灵敏度的分频器*

This paper proposes a direct injection-locked frequency divider（ILFD） with a wide locking range in the Ka-band. A complementary cross-coupled architecture is used to enhance the overdriving voltage of the switch transistor so that the divider locking range is extended efficiently. New insights into the locking range and output power are proposed. A new method to analyze and optimize the injection sensitivity is presented and a layout technique to reduce the parasitics of the cross-coupled transistors is applied to decrease the frequency shift and the locking range degradation. The circuit is designed in a standard 90-nm CMOS process. The total locking range of the ILFD is 43.8% at 34.5 GHz with an incident power of –3.5 dBm. The divider IC consumes 3.6 mW of power at the supply voltage of 1.2 V. The chip area including the pads is 0.50.5 mm2.     

Wideband CMOS variable gain amplifier with decibel-linear gain control characteristic

This paper presents a wideband variable gain amplifier (VGA) featuring a decibel-linear gain control characteristic. The decibel-linear gain control function is realized using two VGA cells and a control signal converter. The bandwidth is extended using cascode architecture together with active inductive load. To achieve small parasitic and low area, direct current (DC) coupling is adopted in the circuit while a DC offset cancellation circuit (DCOC) is introduced to cancel the DC offset. Fabricated in a 0.18 μm complementary metal oxide semiconductor (CMOS) process, the chip occupies an area of 0.53 mm × 0.48 mm (including pads) and draws a total current of 9 mA from a 1.8 V supply. The measurement results show that the gain of the VGA varies from -40 dB to 18 dB while the control voltage varies from 0 to 1.8 V, resulting in a total gain control range of 58 dB. The 3 dB bandwidth of the VGA is larger than 260 MHz at maximum gain.     

L波段四通道发射电路芯片的设计与实现

基于有源相控阵雷达的应用,设计了一款四通道的发射芯片,适用于发射1.2～1.4 GHz的射频信号.电路设计采用直接上变频的结构,将低频的基带信号转换为射频信号.针对直接上变频输出谐波多和输出功率低的问题,采用高阶滤波器、窄带选频网络的双平衡混频器和多级可调电压增益放大器(VGA)并联形式的驱动放大器等技术,降低了输出谐波的幅度并提高输出功率.电路采用SMIC 0.13 μm CMOS工艺进行了设计仿真和流片,芯片面积为3.6 mm×3.4 mm.测试结果表明,四通道直接上变频发射芯片的发射功率可达15.4 dBm,动态增益不小于36.3 dB,通道隔离度不小于43.3 dB.芯片的功耗为837.6 mW.     

一种生物组织阻抗的侵入式测量与计算方法

从射频神经疼痛治疗仪的实际需要出发，根据生物组织的等效电路模型，提出一种有别于传统生物组织非侵入式阻抗的测量与计算方法。详细论述了测量电路的工作原理、剖析了测量方法。并根据测量数据，给出生物组织阻抗的计算方法。     

（英）CMOS毫米波低功耗超宽带共栅低噪声放大器

本文陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA)。该LNA用标准90-nm RF CMOS工艺实现并具有如下特征：在28.5到39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27到42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2 dB,平均NF在27-42 GHz频段内为5.1 dB;S₁₁在整个测试频段内小于-11 dB。40 GHz处输入三阶交调点(IIP3)的测试值为 2 dBm。整个电路的直流功耗为5.3 mW。包括焊盘在内的芯片面积为0.58*0.48 mm2_。     

具有宽带输入匹配性能和高线性度的31.7 GHz CMOS基毫米波低噪声放大器

本文基于CMOS工艺设计了一种工作于31.7GHz具有良好输入匹配性能和线性性能的低噪声放大器。宽带输入匹配性能的实现基于一种简单的LC网络的组合,使得S11的曲线在-10dB以下出现1个以上的凹谷。为了获得输入阻抗Zin与负载的关系,文中分析了匹配电路的原理,确定了影响Zin的关键因素。文中着重对Zin和负载配置的关系进行了深入探讨,这在以往并未引起太多关注。此外,本文使用级联矩阵建立了输入级噪声模型而非使用传统的噪声理论,这样一来,Zin和NF便可以用统一的公式进行计算。线性分析在本文也有所涉及。最后,本文设计了一个低噪声放大器加以验证。芯片测试结果表明本文设计的低噪声放大器具有9.7dB的功率增益,S11在频率高于29GHz的仪器量程范围内全部在-10dB以下。测得的输入1dB压缩点和3阶交调点分别为-7.8dB和5.8dB。低噪声放大器的制造采用90 nm射频CMOS工艺,包括焊盘在内整个芯片的尺寸为755 um x 670 um。电路在1.3 V电压下的耗散功率为24 mW。