发射区硼掺杂浓度对横向PNP晶体管高低剂量率辐射损伤的影响

本文研究了发射区重硼掺杂和轻硼掺杂横向PNP晶体管的高低剂量率辐照损伤特性。实验结果表明,随总剂量的增加,晶体管基极电流增大,电流增益下降,且轻掺杂PNP晶体管的退化更为严重。文中讨论了辐照感生缺陷在发射区重掺杂和轻掺杂晶体管退化中的作用,特别是氧化物正电荷的双重作用。最后,文章详细论述了高低剂量率辐照下,重掺杂PNP晶体管集电极电流IC的辐照响应。     

Study of hybrid orientation structure wafer

Two types of 5μm thick hybrid orientation structure wafers,which were integrated by（110）or（100） orientation silicon wafers as the substrate,have been investigated for 15-40 V voltage ICs and MEMS sensor applications.They have been obtained mainly by SOI wafer bonding and a non-selective epitaxy technique,and have been presented in China for the first time.The thickness of BOX SiO₂ buried in wafer is 220 nm.It has been found that the quality of hybrid orientation structure with（100）wafer substrate is better than that with（110）wafer substrate by"Sirtl defect etching of HOSW".     

不同基区掺杂浓度NPN双极晶体管电离辐照效应

对相同工艺制作但基区掺杂浓度不同的国产NPN双极晶体管,在不同剂量率条件下进行60Coγ辐照效应和退火特性研究。结果显示,晶体管基区掺杂浓度不同,对高、低剂量率的辐照响应也不相同,低基区掺杂浓度的晶体管辐照损伤明显高于高基区掺杂浓度的晶体管。     

Design and application of a depletion-mode NJFET in a high-voltage BiCMOS process

A novel depletion-mode NJFET compatible high-voltage BiCMOS process is proposed and experimentally demonstrated with a four-branch 12-bit DAC(digital-to-analog converter).With this process,an NJFET with a pinch-off voltage ofabout-1.5 V and a breakdown voltage of about 16 V,an NLDDMOS(N-type lightly-dosed-drain in MOS) with a turn-on voltage of about 1.0 V and a breakdown voltage of about 35 V,and a Zener diode with a reverse voltage of about 5.6 V were obtained.Measurement results showed that the conver...     

P沟道VDMOS器件抗辐射加固技术研究

针对功率器件的抗辐射加固技术,从入射粒子对半导体材料的辐射损伤机理出发,设计了一种-150 V抗辐射P沟道VDMOS器件。该器件采取的抗辐射加固措施有:在颈区的上方形成局部厚场氧化层结构;在N体区进行高剂量离子注入掺杂;在850 ℃低温条件下生长栅氧化层。通过仿真分析和试验进行了验证,该器件在最劣漏偏置条件下抗总剂量达到3 kGy,抗单粒子烧毁和单粒子栅穿的LET值为99.1 MeV·cm²/mg。该器件适用于星用抗辐射DC-DC电源系统。     

高压BiCMOS工艺中耗尽型NJFET的设计与应用

摘 要：本文提出了一种新型的兼容高压BiCMOS工艺的耗尽型NJFET,并实际研制了一种四路12位数模转换器。研制的NJFET夹断电压-1.5V,击穿电压17V;带轻掺杂漏区的高压NMOS管开启电压1.0V,击穿电压35V;齐纳二极管的正向电压5.5V。使用该耗尽型NJFET及其兼容工艺研制的四路12位数模转换器的基准温度系数为±25ppm/℃,微分误差小于±0.3LSB,线性误差小于±0.5LSB,还可以广泛应用于其他高压数模/模数转换器的研制。     

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。     

基于多晶外基区及SIC技术的高速NPN管设计

提出了一种先进的双多晶硅非自对准NPN管的器件结构,并实际用于一种高性能NPN管的研制.该器件结构主要通过多晶外基区减小基区电阻和基区结面积,以及使用SIC技术减小集电极电阻的方式,极大地提升了NPN管的特征频率.通过实际工艺流片验证,实现了BVCEO=5.6 V、fT=13.5 GHz的高速NPN管.该器件结构较双多晶自对准器件结构易于加工,可以广泛用于其他高速互补双极器件的研制.     

变温辐照加速评估方法在不同工艺的NPN双极晶体管上的应用

对6种不同工艺的NPN双极晶体管进行了高、低剂量率及变温辐照的~(60)Coγ辐照实验。结果显示,6种工艺的NPN双极晶体管均有显著的低剂量率辐照损伤增强效应。而变温辐照损伤不仅明显高于室温高剂量率的辐照损伤,且能很好地模拟并保守地评估不同工艺的NPN双极晶体管低剂量率的辐照损伤。对实验现象的机理进行了分析。     

一种集成运放输入级用高性能PJFET设计

通过使用肖克莱沟道近似理论和TCAD工具设计了一种可以应用于集成运放输入级的高压超浅结PJFET结构。采用Bi-FET兼容工艺,制作出了顶栅结深约0.1µm,栅漏电小于5pA,击穿电压大于80V,夹断电压在0.8～2.0V范围可调的PJFET。将该类器件及其兼容工艺用于某型号高输入阻抗JFET集成运放的设计与制造,获得了小于50PA的偏置电流,电压噪声小于50nV/Hz1/2,电流噪声小于0.05pA/Hz1/2。