排序方式: 共有7条查询结果,搜索用时 0 毫秒
1
1.
2.
本文介绍了一个6位600兆采样频率折叠内插模数转换器。该模数转换器采用了级联折叠放大器和输入改进型有源内插放大器。测试结果显示,工作在500兆赫兹采样频率时,输入信号频率10兆赫兹,模数转换器的有效位数和无杂散动态范围分别是5.55位和47.84分贝;输入信号200兆赫兹,模数转换器的ENOB和SFDR分别是4.3位和35.65分贝。工作在600兆赫兹采样频率时,输入信号频率1兆赫兹,模数转换器的有效位数和无杂散动态范围分别是5.48位和43.52分贝;输入信号30.1兆赫兹,模数转换器的ENOB和SFDR分别是4.66位和39.56分贝。该模数转换器工作电压1.4伏,总功耗25毫瓦,采用0.13微米CMOS工艺实现,面积0.17平方毫米。 相似文献
3.
一个嵌入式应用的8位300MS/s折叠内插模数转换器 总被引:1,自引:1,他引:0
本文设计了一个1.4V电源电压8位300MS/s折叠内插结构的模数转换器。该模数转换器利用0.13μm CMOS工艺实现,有效面积仅为0.6mm2,非常适合嵌入式应用。系统对低功耗进行了优化。流水线式采样开关节省了用于实现信号完整建立而增加的额外功耗。失调平均电阻阵列被置于两级折叠电路之间也是出于节省功耗的考虑。该转换器在1MHz下达到了43.4dB的信噪失真比和53.3dB的无杂散动态范围,在奈奎斯特频率输入情况下信噪失真比和无杂散动态范围分别为42.1dB和49.5dB。测试结果表明在1.4V电源250MHz采样率下功耗为34mW,FoM值为1.14pJ/转换步长。 相似文献
4.
5.
6.
A 600-MSample/s 6-bit folding and interpolating analog-to-digital converter(ADC) is presented.This ADC with single track-and-hold(T/H) circuits is based on cascaded folding amplifiers and input-connection-improved active interpolating amplifiers.The prototype ADC achieves 5.55 bits of the effective number of bits(ENOB) and 47.84 dB of the spurious free dynamic range(SFDR) at 10-MHz input and 4.3 bit of ENOB and 35.65 dB of SFDR at 200-MHz input with a 500 MS/s sampling rate;it achieves 5.48 bit of ENOB a... 相似文献
7.
王俊宏林俪黄荷婷KPS 《现代装饰》2023,(1):126-131
家族的起点是台北的大稻埋,生活的记忆,是永远的乡愁。重返成长的起点,追溯生命的源头,不变的山水化为一幅长轴画作绵延不绝,形成最美生活风景。客厅立面石纹主墙,延续长轴画作趣味。再以贯穿全屋的圆弧语汇,串联空间,呼应家族“团圆、圆满”的生活意象,让溯源寻根的旅程,从起点回到原点,情感凝聚不散。 相似文献
1