《新型纳米材料与器件》课程教学研究

纳米科学是一门新兴的学科,《新型纳米材料及器件》课程的教学目标是使学生了解纳米科技的最新发展方向,引导学生从事新颖性、前瞻性的科研活动。该文探讨了改课程体系、教学、实验、方法的组织和改革。     

基于SystemC和Verilog软硬件协同验证

针对当前专用数字集成电路设计中的验证瓶颈,为了在更高的抽象级别对设计对象进行描述和验证,提出一种软硬件协同验证方法.该方法基于SystemC的交易级处理器内核模型和基于Verilog的内核之外的硬件模型.该方法被应用到东南大学研发的微处理器芯片GIV的具体验证中.实验数据表明,由于采用软硬件协同验证模型在芯片生产之前对系统功能、结构设计等进行验证,缩短了开发周期,降低了开发成本,提高了验证可靠性.     

光学薄膜激光损伤测试平台的构建

设计构建了一光学薄膜激光损伤测试平台,通过图像检测法,激光散射法两种方法综合测试、评价损伤阈值。本系统由激光器、扩束、衰减、分光、散射探测、CCD探测等部分组成。对溶胶凝胶法制备的SiO2薄膜进行激光损伤阈值测试,实验表明,此测试平台可准确的测量损伤阈值,为研究薄膜的抗激光损伤提供了有效的测试手段。     

130nm工艺极低泄漏电流亚阈值SRAM存储单元设计

本文提出一款工作在亚阈值（200 mV）区域且具有极低泄漏电流的亚阈值SRAM存储单元。该存储单元采用自适应泄漏电流切断机制,该机制在没有带来额外的动态功耗和性能损失的前提下,同时降低动态操作（读/写操作）和静态操作时的泄漏电流。差分读出方式和可配置操作模式的应用,使得本文设计在亚阈值条件下（200 mV）仍然保持足够的鲁棒性。仿真结果表明,相比于参考文献中的亚阈值存储单元本文设计具有：（1）在不同的工艺角下,均具有较大的读噪声容限和保持噪声容限;（2）在动态操作和静态操作时均具有极低的泄漏电流。最后,我们将该存储单元成功的应用于IBM 130nm工艺下的一款 bits存储阵列中,测试结果表明该存储阵列可以在200 mV电源电压条件下正常工作,所对应功耗（包括动态功耗和静态功耗）仅0.13 μW,是常规六管存储单元功耗的1.16%。     

基于通用异步收发器的高速SerDes测试

提出了一种基于通用异步收发器（UART）的高速串行解串器（SerDes）的调试方法。由于SerDes在封装过程中管脚数量有限,难以把物理层（PHY）的测试点全部引出作为测试芯片的管脚。为了解决此问题,引入了UART模块作为PHY与外界通信的转换模块。针对待测的SerDes IP制定测试方案,此方案将UART等模块与待测IP级联,并通过UART模块将SerDes调试所需的配置参数传输到PHY的控制寄存器,从而在控制寄存器的控制下完成对PHY内部寄存器的读写操作。在1.25 Gbit/s、20 bit的工作模式下,完成对SerDes误码率的测试,实现了对SerDes芯片参数的动态调试,大大减少了测试复杂度和测试时间。     

转筒内颗粒混合过程的DEM仿真研究

在现代工业中,很多大型工业过程装备的主体装置是回转筒,物料在转筒内的运动特性,物料颗粒的混合速度和混合程度直接影响了能量传递过程、产品质量和生产效率.采用DEM仿真软件PFC3D仿真转筒内颗粒的混合过程,用多固定区域内黄球浓度标准差及混合时间参数来量化描述颗粒的混合程度与混合速度;仿真了转速、填充率、转筒直径对颗粒混合过程的影响.仿真结果表明:随转速的增加,颗粒混合速度有所提高,混合程度变化不明显;随填充率的增加,混合速度有所减慢,混合程度有所加深;随转筒半径的增大,混合速度有所加快,混合程度有所加深.仿真结果为转筒内颗粒混合过程的理论建模提供了重要依据,为转筒类工业过程装备的设计和控制优化奠定了基础.     

随机掺杂波动引起的6T SRAM访问失效率分析

对6T SRAM的访问时间进行解析,得到在随机掺杂波动影响下6T SRAM访问时间的模型,结果与HSPICE仿真结果相符.通过分析偏置技术与访问失效率的密切关系,提出采用偏置技术降低存储单元访问失效率的方法.