共享缓存分组交换系统中的最佳阈值Pushout策略

提出了一种用于共享缓存分组交换设备的最佳闽值Pushout的缓存管理策略（OTP）。在这个策略巾，缓存区采用共享的方式，而每个输出端口分组调度采用Pushout策略。OTP策略的主要思想是将输出端口按照其队列长度分为括跃和非活跃端口，根据队列长度与端口的话跃程度决定分组的接纳或丢弃。仿真结果表明，OTP策略在多个输出队列的情况下具有较好的公平性和鲁棒性，同时在丢包率方面，OTP策略的分组丢失率接近于SP（Selection Pushout）策略。     

同步数字体系骨干网的高集成度接入方法研究

针对解决同步数字体系（SDH）骨干网传输系统中通信节点的规模问题,提出了一种高集成度接入SDH骨干网的方法,该方法基于“单FPGA＋多个光电转换模块”结构,在单片FPGA上可以实现多达20个通道STM-16速率等级信号的无缝接入,与已有方法相比,具有集成度高、低功耗、可靠性好和功能灵活配置等优点,该方法已成功应用在某型主干网通信系统中,应用结果表明,该方法可以实现完全符合SONET/SDH标准的并-串-光的发送和光-串-并的接收功能,大大降低了通信节点的规模,具有重要的实际意义和应用价值.     

循环冗余校验分布式算法的理论推导及FPGA实现

循环冗余校验(CRC)算法广泛应用于测控及通信领域以提高数据传输的可靠性。传统的按位计算CRC校验值的方法不能满足高速信号处理的要求。利用FPGA查找表结构以及并行分布式运算的特点,在很大程度上可以突破处理速度上的瓶颈。本文对CRC分布式算法进行了公式推导,该方法可以衍生出针对任何阶次生成多项式以及任意处理位宽的CRC分布式算法。该算法在实际应用中获得了很高的处理速度和很好的稳定性。     

基于逻辑设计的高速CRC并行算法研究及其FPGA实现

循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。     

FIR数字滤波器分布式算法的原理及FPGA实现

在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘积-和结构相比,具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法,并通过XilinxISE在Modelsim下进行了仿真。     

一种基于序列调制的自适应抖动抑制方案

针对指针调整将会在SDH网络与PDH网络交界处引起大幅度的低频抖动的问题,文章在现有研究成果的基础上,提出了一种基于序列调制的自适应抖动抑制方案,该方案采用新的基于统计预测和缓存监测相结合的比特泄漏周期自适应调制方法,可以有效地避免相同极性的网络工作模式转换所造成的缓存器溢出损伤;给出了实现序列调制的设计原理,计算了网络在非劣化模式和劣化模式下的比特泄漏周期指标和序列调制时间指标.仿真与实际应用表明,该方案可以简单而有效地解决指针调整抖动的抑制问题.     

SDH骨干网并行加扰/解扰技术研究

研究了SDH扰码序列的性质,在此基础上提出了两种实用化的并行加扰/解扰方案:基于矩阵推导的并行加扰/解扰和一种新的基于查找表结构的并行加扰/解扰,并总结了这两种方案所各自具有的优势,为解决任意位宽和阶数的并行扰码/解扰器的实现问题提供了新的思路.