内存的设计探索

静态随机存取内存(SRAM)与缓存器(Register)在各种微处理器(Micro Processor)的应用系统中是不可或缺的数据存储元件,随着大型的嵌入式系统发展与PDA、Smart Phone的应用趋势,势必对于微处理器内部的内存与缓存器会有大量的需求。本文在介绍通过减少静态随机存取内存和缓存器的     

用AHDL集中编写程序段

IC设计总体包含了语言级(Language Level)、门级(Gate Level)、晶体管级(Transistor Level)的电路设计层次,电路的数字合成(Digital Synthesizing)生成实体电路所需要的输出格式,以及选择生产制造的工艺、厂商等.本文将探讨一些功能电路在门级的实际电路设计,因此命名为Logic Gate Design.     

采用新逻辑设计提高运作速度

电路的数字合成(Digital Synthesizing)产生物理电路需要的输出文件格式、选择生产制造的工艺、厂商等.逻辑设计与仿真验证是ASIC前端设计过程中极为重要的环节,在FPGA/CPLD应用越来越被看好的今天,各种新逻辑设计日益受到重视.通过本系列对功能电路的介绍并导入实际设计中,可提升逻辑电路的运作效能.     

宽带接入技术在接入网建设中的应用研究

当今世界是信息科技的世界,人们的对通讯的需求不断升级,有力的积极促进了通信通讯传输中接入技术的发展,通讯对以客户为体验中心的电信网络发展尤为重要。文章将对通信传输中宽带接入技术概况、基本应用技术、案例分析等进行简要分析,供大众参考。     

扩展脉冲触发器及ADS仿真技术

本文旨在介绍一种新颖的扩展脉冲解发器的电路特性与用途,并且和台湾大学以合作的方式使用ADS(Advanced Design System)软件来仿真.这种电路不仅是一个触发电路,而且可以将一个超过触发电压的短暂突波转变成一个正常的脉冲,另一个意思就是将脉冲宽度太窄的时钟扩展到一定的脉冲宽度和产生一个正常的时钟输出.     

快速触发器设计重点剖析

IC设计内含语言级(Language Level)、门级(Gate Level)及晶体管级(Transistor Level)三种电路设计层次.电路的数字合成(Digital Synthesizing)产生物理电路所需要的输出格式,以及选择生产制造的工艺、厂商等.本文延续前两期杂志的主题,进一步剖析功能电路在门级的实际电路设计,针对快速数据触发器与快速转态触发器的设计进行详细说明.     

反馈型边缘脉冲发生器设计探讨

图1和图2所示都是上升沿脉冲发生器.图1是只有正向脉冲输出时的需求设计,当输入端(CLK)为低电平时,输出端(RFP)也为低电平,经过NOR及FDT输出变成高电平,接着反馈输入到AND;等到CLK由低电平变为高电平时,RFP也会立即变为高电平,此时NOR输出为低电平,FDT则经过预定的相对延迟时间之后才会输出低电平,接着反馈输入到AND,使RFP变为低电平,产生一个正向脉冲输出.