排序方式: 共有8条查询结果,搜索用时 15 毫秒
1
1.
针对电网中绝缘子破损与夹杂异物的不良状态图像检测问题,提出一种利用二代曲波变换和双正交小波变换检测图像的曲线状奇异性和点状奇异性的绝缘子不良状态定位检测方法。首先通过Radon变换确定图像中高灰度值直线的大致方向并以此方向分别旋转原图像;然后采用二代曲波变换定位绝缘子并微调图像旋转角度;最后利用二代曲波变换检测图像的曲线状奇异性判断绝缘子破损状态,并利用双正交小波变换检测图像的点状奇异性判断绝缘子夹杂异物状态。测试结果表明,该方法绝缘子识别效果良好,判断结果准确可靠,能达到绝缘子不良状态检测的目的。 相似文献
2.
3.
预失真技术是射频功率放大器线性化技术中的一种,与其他线性化技术相比具有电路简单可靠、性能优良、成本低廉等优点。立方预失真技术是其中的一种,该技术易于设计调试,且性能优良。对射频功率放大器的非线性特性进行了深入的理论分析,剖析了非线性失真产生的根源。说明了预失真技术的工作原理和结构,重点讨论了立方预失真器的原理和结构,并且给出了理论和实际系统的仿真结果。 相似文献
4.
采用酶法水解麦麸水不溶性阿拉伯木聚糖制备低聚木糖,研究酶解温度、酶解时间和加酶量对低聚木糖含量及其糖组成、平均聚合度以及益生元活性的影响。结果表明:随着酶解时间由1h延长至2 h、酶解温度由40℃增加至50℃和加酶量由0.125 g/L增加至1 g/L时,低聚木糖含量增加,平均聚合度减小,木二糖、木三糖和木四糖的相对含量比值减小;不同酶解条件下得到的低聚木糖培养青春双歧杆菌的菌体浓度含量均有不同程度的增加;青春双歧杆菌代谢不同酶解条件下得到的低聚木糖发酵液中代谢产物均含乳酸、乙酸和丙酸,乙酸含量最高,其产酸量变化趋势与菌体浓度和低聚木糖含量相一致,与低聚木糖平均聚合度相反。当酶解温度50℃,酶解时间2 h和加酶量1 g/L时,低聚木糖含量达到最大为101 mg/g,平均聚合度降至最小3.23,木二糖、木三糖和木四糖的相对含量比值也最小,菌体浓度增值倍数达到最大为5.65倍。 相似文献
5.
由于自身固有属性的不确定性以及所处环境的复杂性,桥梁在设计、施工、运营等不同阶段都需要具备足够的可靠性。为了解2020年桥梁工程可靠度研究与应用的最新动态,查阅文献并对相关理论方法、不同阶段或环节的科研内容和成果进行归纳。在桥梁可靠度理论和方法方面,引入GPR模型、径向基神经网络等方式得到隐式结构功能函数,引入Copula理论把握多失效模式概率的关系;采用概率可靠性和非概率可靠性方法、蒙特卡罗数值模拟、时变可靠度理论等进行可靠性评估。既有桥梁的技术状况及可靠度仍然是桥梁工程领域研究的热点,自然环境条件下桥梁抗力与外荷载的时变模型是桥梁时变可靠度分析与寿命预测的重点。可靠度理论及分析方法在桥梁工程设计中得到逐步的发展,考虑动态荷载作用随机性与结构参数随机性的动力可靠度研究与应用越来越多。 相似文献
6.
采用碱法提取麸皮中水不溶性阿拉伯木聚糖(WUAX),研究提取温度、提取时间、NaOH浓度和料液比的变化对WUAX得率及其产品单糖组分、阿魏酸含量和相对分子质量的影响。结果表明,随着提取时间的延长,提取温度、NaOH浓度和料液比的增加,WUAX得率显著升高,当达到一定条件后,得率不再升高或升高缓慢。不同提取条件下所得WUAX产品主要含有阿拉伯糖、木糖、葡萄糖和半乳糖4种单糖;延长提取时间,提高反应温度、NaOH浓度和料液比,阿拉伯糖(Ara)和木糖相对含量均增加,葡萄糖相对含量下降。WUAX中阿魏酸含量随提取温度的升高缓慢增加,随提取时间的延长逐渐减小;NaOH浓度、料液比对阿魏酸含量影响较小。提取条件对WUAX相对分子质量大小无明显影响,对不同分子质量区域的WUAX总糖浓度有一定影响。以WUAX得率为指标确定提取条件,既可保证WUAX得率又可获得富含阿魏酸和高相对分子质量的WUAX产品。 相似文献
7.
8.
This paper presents a security strategy for resisting a physical attack utilizing data remanence in powered- off static random access memory (SRAM). Based on the mechanism of physical attack to data remanence, the strategy intends to erase data remanence in memory cells once the power supply is removed, which disturbs attackers trying to steal the right information. Novel on-chip secure circuits including secure power supply and erase transistor are integrated into conventional SRAM to realize erase operation. Implemented in 0.25μm Huahong-NEC CMOS technology, an SRAM exploiting the proposed security strategy shows the erase operation is accomplished within 0.2 μs and data remanence is successfully eliminated. Compared with conventional SRAM, the retentive time of data remanence is reduced by 82% while the operation power consumption only increases by 7%. 相似文献
1