全文获取类型
收费全文 | 225篇 |
免费 | 26篇 |
国内免费 | 195篇 |
专业分类
电工技术 | 3篇 |
综合类 | 5篇 |
金属工艺 | 1篇 |
机械仪表 | 1篇 |
石油天然气 | 1篇 |
无线电 | 401篇 |
一般工业技术 | 24篇 |
冶金工业 | 1篇 |
自动化技术 | 9篇 |
出版年
2023年 | 2篇 |
2019年 | 3篇 |
2017年 | 1篇 |
2016年 | 2篇 |
2015年 | 7篇 |
2014年 | 16篇 |
2013年 | 6篇 |
2012年 | 21篇 |
2011年 | 19篇 |
2010年 | 31篇 |
2009年 | 44篇 |
2008年 | 45篇 |
2007年 | 48篇 |
2006年 | 54篇 |
2005年 | 40篇 |
2004年 | 44篇 |
2003年 | 32篇 |
2002年 | 8篇 |
2001年 | 10篇 |
2000年 | 10篇 |
1998年 | 1篇 |
1984年 | 2篇 |
排序方式: 共有446条查询结果,搜索用时 15 毫秒
1.
2.
3.
21~28GHz波段平衡式放大器 总被引:1,自引:0,他引:1
采用OMM IC的0.2μm PHEM T工艺设计了工作在21~28 GH z的平衡式放大器。正交耦合电桥采用兰格电桥。兰格电桥和平衡式放大器的在片测试结果和仿真结果基本吻合,平衡式放大器在21~28 GH z的增益为18~20 dB,输入和输出回波损耗小于-20 dB,在26 GH z处的输出1 dB压缩点功率为21 dBm。 相似文献
4.
分析了千兆以太网体系结构,给出了符合IEEE 802.3z标准中1000BASE-X规范的发送器电路结构,并采用TSMC 0.25 μm CMOS 混合信号工艺设计了符合该规范的高速复接电路和锁相环时钟倍频电路.芯片核心电路面积分别为(0.3×0.26)mm2和(0.22×0.12)mm2.工作电压2.5 V时,芯片核心电路功耗分别为120 mW和100 mW.时钟倍频电路的10倍频输出时钟信号频率为1.25 GHz,其偏离中心频率1MHz处的单边带相位噪声仅为-109.7 dBc/Hz.在驱动50 Ω输出负载的条件下,1.25 Gbit/s的高速输出数据信号摆幅可达到410 mV. 相似文献
5.
采用了TSMC0.35μm CMOS工艺实现了可用于SONET/SDH2.5Gb/s和3.125Gb/s速率级光纤通信系统的限幅放大器。通过在芯片测试其最小输入动态范围可达8mVp—p,单端输出摆幅为400mVp-p,功耗250mW,含信号丢失检测功能,可以满足商用化光纤通信系统的使用标准。 相似文献
6.
7.
8.
9.
A dual-band, wide tuning range voltage-controlled oscillator that uses transformer-based fourth-order(LC) resonator with a compact common-centric layout is presented. Compared with the traditional wide band(VCO), it can double frequency tuning range without degrading phase noise performance. The relationship between the coupling coefficient of the transformer, selection of frequency bands, and the quality factor at each band is investigated. The transformer used in the resonator is a circular asymmetric concentric topology. Compared with conventional octagon spirals, the proposed circular asymmetric concentric transformer results in a higher qualityfactor, and hence a lower oscillator phase noise. The VCO is designed and fabricated in a 0.18- m CMOS technology and has 75% wide tuning range of 3.16–7.01 GHz. Depending on the oscillation frequency, the VCO current consumption is adjusted from 4.9 to 6.3 m A. The measured phase noises at 1 MHz offset from carrier frequencies of 3.1, 4.5, 5.1, and 6.6 GHz are –122.5, –113.3, –110.1, and –116.8 d Bc/Hz, respectively. The chip area, including the pads, is 1.20.62 mm2 and the supply voltage is 1.8 V. 相似文献
10.
研制成功一种应用于甚短距离(VSR)光传输系统的40Gb/s 并行光接收前端放大器芯片.该电路采用12路并行信道结构和0.18μm CMOS工艺,单信道传输速率达到了3.318Gb/s.电路设计采用了RGC结构和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题.提出了一种同时采用P 保护环(PGR)、N 保护环(NGR)和深N阱(DNW)的并行放大器隔离结构,有效地抑制了并行放大器之间的串扰,减小了放大器之间的衬底耦合噪声.测试表明,所有信道在3.318Gb/s数据速率、2mVpp输入和2pF的寄生电容下均得到了清晰的眼图.芯片采用1.8V电源供电,单路前端放大器的功耗为85mW,12路总功耗约为1W. 相似文献