金属有机化学汽相淀积生长的本征氮化镓中持续光电导和复合机制的研究

通过对室温下的本征氮化镓材料进行不同波长(360nm～377nm)的光照,分析了本征氮化镓中的持续光电导及其复合机制.实验的结果证明了两种持续光电导的特性一种是快速的复合,而且分析表明关灯后这种复合机制导致的持续光电流下降幅度随着波长的增加而增加;另一种是速度较慢的复合,它的电流衰减幅度几乎不受波长的影响.基于这些现象,提出了一个可能的物理模型,认为第一种机制是由于导带电子被电子陷阱俘获而引起的,第二种是由于导带电子与空穴陷阱俘获的空穴之间的复合而造成的.     

一种用于分离pMOS器件热载流子应力下氧化层陷阱电荷和界面陷阱电荷对阈值电压退化作用的方法

在电荷泵技术的基础上,提出了一种新的方法用于分离和确定氧化层陷阱电荷和界面陷阱电荷对pMOS器件热载流子应力下的阈值电压退化的作用,并且这种方法得到了实验的验证.结果表明对于pMOS器件退化存在三种机制:电子陷阱俘获、空穴陷阱俘获和界面陷阱产生.需要注意的是界面陷阱产生仍然是pMOS器件热载流子退化的主要机制,不过氧化层陷阱电荷的作用也不可忽视.     

0.275μm nMOST''s中陷阱辅助隧穿电流对漏端LDD区DCIV谱峰的影响

应用 direct- currentcurrent voltage(DCIV)和电荷泵 (change pum ping)技术研究了 L DD n MOST’s在热电子应力下产生的界面陷阱 .测试和分析的结果显示 ,一股额外的漏端电流影响了 DCIV谱峰中表征漏区的 D峰 .这股电流主要是陷阱辅助隧穿电流 .     

热载流子应力下超薄栅pMOS器件氧化层陷阱电荷的表征

利用电荷泵技术研究了4nm pMOSFET的热载流子应力下氧化层陷阱电荷的产生行为.首先,对于不同沟道长度下的热载流子退化,通过直接的实验证据,发现空穴陷阱俘获特性与应力时间呈对数关系.然后对不同应力电压、不同沟道长度下氧化层陷阱电荷(包括空穴和电子陷阱俘获)的产生做了进一步的分析.发现对于pMOSFET的热载流子退化,氧化层陷阱电荷产生分两步过程:在较短的应力初期,电子陷阱俘获是主要机制;而随着应力时间增加,空穴陷阱俘获作用逐渐显著,最后主导了氧化层陷阱电荷的产生.     

自支撑GaN基核辐射探测器的Ⅰ-Ⅴ特性研究

使用自支撑GaN基材料制备了Schottky结构核辐射探测器,研究了探测器不同偏压扫描下的Ⅰ-Ⅴ特性.偏压从零偏向正偏扫描和从正偏向零偏扫描的Ⅰ-Ⅴ特性曲线并不重合;偏压从零偏向反偏扫描和从反偏向零偏扫描的曲线不重合性并没有正偏明显.测试并分析了PL谱图,得出Ⅰ-Ⅴ特性曲线不重合的原因是:从零偏到正偏的导电机制是热生载...     

基于MOSFET比例差值特性的器件表征方法

利用比例差值方法给出了MOS器件的一种新特性——比例差值输出特性，该特性具有谱峰特征，其峰位、峰高与器件的特征参数相关．采用了一个分析模型来表征谱峰与器件特性参数关系，可以直接提取MOS器件特征参数．模型计算结果与实验数据保持了很好的一致性．实际测量中不同衬底条件和不同的比例差值常数对提取参数的影响也作了分析．     

Analysis of AIGaN/GaN high electron mobility transistors failure mechanism under semi-on DC stress

Semi-on DC stress experiments were conducted on A1GaN/GaN high electron mobility transistors （HEMTs） to find the degradation mechanisms during stress. A positive shift in threshold voltage （VT） and an increase in drain series resistance （RD） were observed after semi-on DC stress on the tested HEMTs. It was found that there exists a close correlation between the degree of drain current degradation and the variation in VT and RD. Our analysis shows that the variation in Vx is the main factor leading to the degradation of saturation drain current （IDs）, while the increase in RD results in the initial degradation of Ios in linear region in the initial several hours stress time and then the degradation of VT plays more important role. Based on brief analysis, the electron trapping effect induced by gate leakage and the hot electron effect are ascribed to the degradation of drain current during semi-on DC stress. We suggest that electrons in the gate current captured by the traps in the A1GaN layer under the gate metal result in the positive shift in VT and the trapping effect in the gate-drain access region induced by the hot electron effect accounts for the increase in RD.     

0.275μm nMOST''''s中陷阱辅助隧穿电流对漏端LDD区DCIV谱峰的影响(英文)

应用 direct- currentcurrent voltage(DCIV)和电荷泵 (change pum ping)技术研究了 L DD n MOST’s在热电子应力下产生的界面陷阱 .测试和分析的结果显示 ,一股额外的漏端电流影响了 DCIV谱峰中表征漏区的 D峰 .这股电流主要是陷阱辅助隧穿电流 .     

超薄栅MOS器件热载流子应力下SILC的产生机制

通过测量界面陷阱的产生,研究了超薄栅nMOS和pMOS器件在热载流子应力下的应力感应漏电流(SILC).在实验结果的基础上,发现对于不同器件类型(n沟和p沟)、不同沟道长度(1、0.5、0.275和0.135μm)、不同栅氧化层厚度(4和2.5nm),热载流子应力后的SILC产生和界面陷阱产生之间均存在线性关系.这些实验证据表明MOS器件减薄后,SILC的产生与界面陷阱关系非常密切.     

一种用于提取LDD结构n-MOSFET热载流子应力下界面陷阱产生的改进方法

提出了一种新的基于电荷泵技术和直流电流法的改进方法,用于提取LDDn MOSFET沟道区与漏区的界面陷阱产生.这种方法对于初始样品以及热载流子应力退化后的样品都适用.采用这种方法可以准确地确定界面陷阱在沟道区与漏区的产生,从而有利于更深入地研究LDD结构器件的退化机制.