配对晶体管逻辑——一种低成本双极逻辑电路

引言为了揭示双极电路于低成本逻辑运用的潜力,需要考虑新的电路概念,这种电路较之目前应用的电路,应允许更高的功能集成但要求较少的制作工序,本文叙述一种特异的双极逻辑,它的显著特点就是直接注入少子开关晶体管。由于这种逻辑采用了互补晶体管对,故被称为配对晶体管逻辑(MTL)     

改进的EECL电路

在1972年度国际固体电路会议,日本日立中心研究实验室发表的 ECL 电路如图所示。这个电路已获得0.4毫微秒的延时,典型的原始电路门延时低至0.3毫微秒。功耗延时乘积为16微微焦耳。该研究室通过使用自对准腐蚀工艺,显著减小晶体管基区面积,结果获得高迅。     

1972年度国际固体电路会议简况

今年2月16日至18日,在美国费城召开了1972年度国际固体电路会议,资本主义世界的一些主要厂家在会上介绍了一些器件的研制水平与情况。在微波放大器方面,日本富士通公司研制的碰撞雪崩渡越时间二极管放大器在11千兆赫连续波输出0.5瓦;     

N型沟道硅栅4096位MOS随机存取存储器

在1972度国际固体电路会议上美国因特尔公司介绍采用 n 型沟道硅栅工艺制作的4096位 MOS RAM,进一步减小了单元面积和降低阈值电压及功耗。据介绍,该存储器作在一137×167密耳的芯片上,将成为另一种工业标准的电路。     

小信号微波晶体管的设计与性能

1.前言最近微波晶体管工艺的发展,使小信号npn双极晶体管的高频性能有了显著的提高,这些工艺的进展将在第二节描述,其中包括:1微米掩模分辨率;砷扩散射发结工艺,以及与浅结相容的低阻接触。在第3节中,对砷扩散发射结和磷扩散发射结器件进行了详细的比较。结果表明,砷扩散发射结器件的基区渡越时间要比磷扩散发射结器件小2至3倍。由于基区渡越时     

射极功能逻辑——大规模集成的逻辑系列

射极功能逻辑(EFL)是一类新的逻辑电路。为了便于大规模集成(LSI),在设计上它采用了非反相门结构,在相同的功耗水平,EFL的传递时延比反相门结构的更短;使用较低的电源电压,故其功耗可减少。其逻辑设计简单,因为无须转换便能直接实现最小化布尔代数方程,即它是采用“与”和“或”功能进行设计,而不是“与非”和“或非”功能设计,采用多发射极晶体管,并且合并几个多发射极晶体管作在同一隔离岛上,可使门结构有良好的面积效率。甚至沿用保守的双极结隔离工艺,也能实现有2～5PJ这样较好的功耗延迟乘积。     

高速耗尽型MOS

耗尽型 MOS 器件出现较早,但是只是现在才可能实现高速工作。日本日立公司采用了热扩散控制的方法,使耗尽型 MOS 移位寄存器最高能工作在30兆赫。电路中的驱动晶体管采用扩散自对准工艺控制其沟道长度,因此沟道长度仅与两次扩散的深度有关,而与掩模对准的精度完全无关。沟道长度类似于双报晶体管的基区宽