工作在动态阈值MOS的特性研究

通过将衬底和栅极连接在一起实现了MOSFET的动态阈值,DTMOS与标准的MOSFET相比具有更高的迁移率,在栅极电压升高时DTMOS阈值电压会随之降低,从而获得了比标准的MOSFET大的电流驱动能力。DTMOS是实现低电压、低功耗的一种有效手段。     

Improved low-distortion sigma-delta ADC with DWA for WLAN standards

An improved low distortion sigma-delta ADC(analog-to-digital converter) for wireless local area network standards is presented.A feed-forward MASH 2-2 multi-bit cascaded sigma-delta ADC is adopted;however,this work shows a much better performance than the ADCs which have been presented to date by adding a feedback factor in the second stage to improve the performance of the in-band SNDR(signal to noise and distortion ratio),using 4-bit ADCs in both stages to minimize the quantization noise.Data weighted ...     

基于0.18µm CMOS工艺的高阶单环∑△ADC以及降采样数字滤波器的设计

设计了一个过采样、高阶一位单环∑△模数转换器以及后级降采样数字滤波器。整个芯片采用TSMC 0.18µm CMOS工艺实现,芯片面积1mm×2mm,功耗为56mW。 调制器采用1.8V全差分电路结构,在过采样率64,时钟频率81.92MHz,640kHz带宽内,实测精度达到了15.32位,动态范围94dB。降采样数字滤波器的通带波纹小于0.01dB,阻带衰减75dB,过渡带为640kHz-740kHz。     

Design of a high-order single-loop Σ△ ADC followed by a decimator in 0.18μm CMOS technology

This work presents an oversampled high-order single-loop single-bit sigma–delta analog-to-digital converter followed by a multi-stage decimation filter.Design details and measurement results for the whole chip are presented for a TSMC 0.18μm CMOS implementation to achieve virtually ideal 16-b performance over a baseband of 640 kHz.The modulator in this work is a fully differential circuit that operates from a single 1.8 V power supply. With an oversampling ratio of 64 and a clock rate of 81.92 MHz,the modulator achieves a 94 dB dynamic range. The decimator achieves a pass-band ripple of less than 0.01 dB,a stop-band attenuation of 80 dB and a transition band from 640 to 740 kHz.The whole chip consumes only 56 mW for a 1.28 MHz output rate and occupies a die area of 1×2 mm^2.     

一种用于14位1.28MS/sΣΔADC的数字抽取滤波器设计

设计了一种数字抽取滤波器,此滤波器由多级级联结构组成,对sigma-delta调制器的输出信号进行滤波和64倍的降采样,具有较小的电路面积和较低的功耗.采用TSMC 0.18μm CMOS工艺实现,工作电压1.8V,流片测试结果表明:sigma-delta调制器输出信号经过数字抽取滤波器后,信噪失真比(SNDR)达到了93.9 dB,满足设计要求.所提出的数字抽取滤波器-6dB带宽为640kHz,抽取后的采样频率为1.28MHz,功耗为33mW,所占面积约为0.4mm×1.7mm.     

两相邻耦合RC互连的串扰效应及其抑制

随着深亚微米设计的发展,互连线串扰变得更加严重.文中分析了深亚微米集成电路设计中对两相 邻耦合RC互连串扰的成因,论述了在设计中抑制串扰一般方法.     

政府公共危机应急能力评价体系的尝试性构建

我国突发公共事件应急管理中的评价体系还存在着许多不足和缺陷。较为合理的调查评估应当以政府的公共危机事件的化解能力为调研对象,评价的内容主要应包含地方政府信访问题的处理,新闻媒体的公信力及新闻报道中的人文关怀、政府绩效评估、公务员的考核制度、行政问责制度、政府与非政府组织的关系状况、公民政治心态的培养与引导以及司法公正以及民间法的司法识别等。     

一种高精度音频Σ-Δ调制器的研究

简要介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器.该电路采用Chartered 0.5 μm标准CMOS工艺实现,工作电源电压为5 V,在工作频率为6.144 MHz、过采样率为128时,输入带内信噪比可达107 dB.     

一种用于Σ-Δ A/D转换器的运算放大器设计

设计了一种用于Σ-ΔA/D转换器的运算放大器,该运算放大器采用两级全差分折叠式共源共栅结构.运用动态频率补偿技术,实现两种工作状态下的频率补偿.提出一种新型共模反馈(CMFB)方案,使共模电平获得较高的稳定度.整个运放电路采用0.35μm标准CMOS工艺,电源电压为5V.仿真结果表明,在5V电压下,运放的直流增益为120.5dB,输出摆幅为±4.2V.     

一种高精度音频Σ-Δ调制器的研究北大核心

介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器。该电路采用Chartered 0.5μm标准CMOS工艺实现,工作电源电压为5V,在工作频率为6.144MHz、过采样率为128时,输入带内信噪比可达107dB。