排序方式： 共有2条查询结果，搜索用时 0 毫秒
1
1.
VHDL语言的可综合性 总被引：2，自引：1，他引：1
采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。 相似文献
2.
1