基带信号数字调制的设计与验证

数字信号的载波调制是数字通信中的关键技术,常用的载波调制技术有2ASK、2FSK、2PSK、QPSK、8PSK、4FSK等.这些电路的设计与验证用常规的方法来实现既费时又费力,借助于MultiSim10这一电子设计自动化工具,可以用VHDL建模的方法,实现基带信号数字调制的设计.使用在MultiSim10中创建的VHDL元件模型,设计出了基带信号常用的几种载波调制电路.通过观察分析电路输入输出波形,验证了载波调制和解调的实验结果.     

基于Multisim10和VHDL的异步串行通信电路的建模及仿真

异步串行通信是广泛使用的通信方式.由于大规模FPGA/CPLD的出现和EDA技术的发展,使得自己设计元器件成为可能,且存在设计周期短、成本低、设计灵活的优点.在Multisim 10软件平台上使用VHDL语言设计异步串行通信电路,并用Multisim建立该电路的模型.仿真实验的结果验证了异步串行通信电路的通信协议、帧格式、波形特性、误码校验以及Multisim的仿真步骤.     

基于Multisim 11.0的PLD图形化仿真设计与应用

简要介绍CPLD/FPGA(Complex programmable Logic Device/Field programmable Gates Array)器件的特点和应用范围,并以数字钟设计为例,介绍了在Multisim 11.0开发软件下,利用原理图的输入方式来设计数字逻辑电路的过程和方法,突出Multisim 11.0在教学中的重要作用,尤其是对于数字逻辑设计这门课程的学习。并且详细介绍了Multisim 11.0与Quartus II两个软件之间的互通,给出了一条PLD设计由:图形化模块搭建-Multisim系统化仿真-VHDL代码自动生成-Quartus II加载代码-Quartus II中的仿真-下载到硬件电路中-实际应用。整个一个完整的设计过程。     

GHz波段跳频锁相环关键技术研究

介绍了一种除低通滤波器片外单片集成锁相环(Phase-Locked Loop,PLL)频率综合器设计.整个设计对压控振荡器、双模预分频器(Dual-Modulus Prescaler,DMP)与电荷泵(Charge Pump,CP)等锁相环关键模块分别作了优化与改进,提高了各项设计性能.压控振荡器(Voltage Controlled Oscillator,VCO)输出最高频率为1.25GHz时相位噪声为-118.43dBc/Hz@1MHz,VCO调谐范围为250MHz.双模预分频器实现了高精度低抖动低功耗设计,双模预分频器分频输出118.3MHz时,峰峰抖动小于20ps而功耗仅3.2mA.     

用Multisim 10实现微处理器的设计和仿真

通过研究4位微处理器的组成原理,利用Multisim 10的VHDL仿真软件Muhisim VHDL包对微处理器的功能模块进行设计和调试,给出了仿真结果,并对结果进行了测试和验证.研究表明,用Multisim 10的VHDL仿真软件来设计微处理器是可行的,为实现可编程的微处理器系统设计提供了基于计算机仿真设计与虚拟实验的全新理念和手段.