排序方式: 共有5条查询结果,搜索用时 0 毫秒
1
1.
2.
针对Tenca-Todorov-Koc提出的基为8,按字运算的Montgomery乘法器提出了一种改进方案.该方案在不增加硬件开销的基础上采用基为16的设计,相比Tenca-Todorov-Koc的设计,平均性能提高26%.同时,在硬件上一方面通过调整数据通路以缩短关键路径延迟,达到时钟频率的提升;另一方面,在FIFO设计中对输入数据进行预处理,最终能节省一半的存储器开销.改进后的设计能应用于各种长度的模乘运算和RSA加密.最后,采用上述设计思想,基于0.25μm CMOS标准单元工艺,设计了一款2 048bit的RSA测试芯片.该芯片在125MHz的时钟频率下做一次2 048bit模幂的时间为28ms. 相似文献
3.
I^2C总线由于接口简单、协议完善,已经被广泛地应用在消费类电子产品、通信产品和工业电子产品中。成为国际标准。论文提出一种基于两级桥接口的I^2C SLAVE器件的内部结构。该结构一方面能够根据系统的需求灵活地集成和裁减各种功能的IP核模块,对于多功能的I^2CSLAVE器件的设计有一定的通用性;另一方面它支持各IP核模块工作于自己独立的时钟域,给多时钟域系统设计带来便利。以一款密码芯片为实例,对该结构进行了验证和实现,该芯片采用了华虹NEC0.35μm CMOS工艺。 相似文献
4.
I2C总线由于接口简单、协议完善,已经被广泛地应用在消费类电子产品、通信产品和工业电子产品中,成为国际标准.论文提出一种基于两级桥接口的I2C SLAVE器件的内部结构,该结构一方面能够根据系统的需求灵活地集成和裁减各种功能的IP核模块,对于多功能的I2C SLAVE器件的设计有一定的通用性;另一方面它支持各IP核模块工作于自己独立的时钟域,给多时钟域系统设计带来便利.以一款密码芯片为实例,对该结构进行了验证和实现,该芯片采用了华虹NEC 0.35μm CMOS工艺. 相似文献
5.
高速、可配置RSA密码协处理器的VLSI设计 总被引:1,自引:1,他引:1
通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的· 相似文献
1