一种全并行LDPC译码器及FPGA实现方法

低密度校验(Low-Density Parity-Check)码作为迄今为止性能接近香农限的前向纠错码(FEC)之一,在无线通信、卫星通信和无线网络技术等领域获得了广泛的应用。随着 5G 技术的发展,通信系统对传输速率的需求逐渐增加,更高的传输速率对 LDPC 译码器的吞吐量提出了更高的要求。本文给出了一种全并行 LDPC 译码器设计,并采用理论分析和仿真结果分析相结合的方法,对 LDPC 码的并行译码方法进行了研究,给出了全并行译码器的 FPGA 实现方法。     

一种伪随机LDPC码构造方法与性能研究

低密度校验(Low-Density Parity-Check)码作为迄今为止性能最好的纠错码之一, 目前已经被许多数字通信标准广泛采用。伪随机低密度校验码(Pseudo-Random)是 LDPC 码的一个子类,已被应用于空间通信和无线网络技术。本文给出了一种基于有限域的伪随机 LDPC 码构造方法,并采用理论分析和仿真结果分析相结合的方法,对伪随机 LDPC 码的构造和编译码方法进行了研究,并给出了实现中适合的译码算法及量化方案。