排序方式: 共有7条查询结果,搜索用时 4 毫秒
1
1.
在传统的部分传输序列(PTS)算法中,计算复杂度高,且需传送边带信息,不利于硬件实现。针对传统PTS算法的这些缺点,设计出一种基于导频信息传送相位旋转因子并结合m序列降低复杂度的PTS算法。其中,m序列作为相位旋转因子,可以降低序列产生硬件实现资源的消耗;导频传送相位旋转因子可以免除边带信息的发送。采用Matlab仿真验证了该算法的可行性,并设计出适合在现场可编程门阵列(FPGA)中实现的正交频分复用(OFDM)系统峰均比抑制模块。通过硬件测试,此模块在降低OFDM系统的复杂度的同时,也能够很好完成峰均比抑制功能。 相似文献
2.
合成孔径雷达(SAR)回波模拟计算量大、用时长,快速的实现SAR回波模拟非常有利于SAR系统的研制。设计了一种基于FPGA的通用雷达快速回波模拟半实物平台;同时为了快速实现SAR回波模拟,改进了基于等效散射体回波模拟算法;考虑到算法的并行运算,优化了可编程逻辑器件(FPGA)硬件实现流程,实现了点目标和自然场景的SAR回波快速模拟并提供高精度的回波数据。实际应用结果表明,设计的通用SAR回波模拟平台能够依据不同的SAR仿真需求快速地模拟回波信号,满足对SAR系统评估测试要求。 相似文献
3.
4.
5.
介绍了一种基于现场可编程门阵列(FPGA,field programmable gate array)的高性能数模转换器(DAC,digital to analog converter)性能参数的回路测试方法。以FPGA、DAC和模数转换器(ADC,analog to digital converter)等元器件为硬件测试平台,将待测数字信号转换成模拟信号再转换成数字信号,经过Matlab计算和分析后得到DAC芯片的静态特性参数和动态特性参数。其中失调误差为0.036%,增益误差为3.63%,信号噪声比为58 dB,信号噪声及失真比为57.75 dB,无杂散动态范围为62.84 dB,有效位数为9.3。测试结果表明:测试方法通用性好,精确度高,成本低。 相似文献
6.
利用FPGA器件完全采用底层自主设计,实现定点数到浮点数的转换.提出了一种全新的实现方法,变对数为减法,通过占用1%的逻辑资源,实现3个时钟周期输出数据.避免了局限于使用IP core的束缚,为后续ASIC设计打下了基础. 相似文献
7.
随着图文电视接收卡的更新和换代,许多ISA/PCI总线的图文接收卡闲置了下来,一般的图文卡使用的高频头都是I^2C总线控制的,本文就给大家介绍如何通过单片机操作I^2C总线来控制高频头隋关I^2C总线的情况请大家参阅PHILIPS公司的官方资料)。 相似文献
1