基于UVM验证方法学的存储转发系统验证

针对存储转发系统数据随机性、不同接口之间时序异步的特点,提出了不同于典型平台的事物级数据结构和参考模型设计,构建基于System Verilog语言的通用验证方法学(UVM)的验证平台。验证结果表明,此验证平台能够灵活控制随机约束和验证进程,优化验证事务。该平台提高了验证的效率和验证平台的可重用性,较好地满足了超大规模可编程逻辑器件验证需要。     

基于SATAⅡ协议的CRC32并行算法的研究

在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。     

免疫接种次数对免疫乳中特异性抗体效价的影响

研究了免疫接种次数对免疫乳中特异性抗体效价的影响。以9株人肠道病原菌制备的混合抗原对孕牛进行系统免疫,其中对照组免疫接种4次,实验组免疫接种6次,分娩后收集乳样,检测其中特异性抗体的效价。结果表明,实验组和对照组初乳中抗体效价无统计学意义,均达到210～212;而常乳中特异性抗体效价有统计学意义:对照组效价平均为25～26,实验组效价平均为26～27,并且随着时间的推移差异越来越显著。结论:选择好免疫接种的间隔时间,并进行多次接种,能使免疫乳中特异性抗体效价在长时间内保持较高水平。     

皱纹盘鲍内脏脂质对人肝癌细胞HepG2脂质调节作用研究

本研究探讨了皱纹盘鲍(Haliotis discus hannai)内脏脂质(Haliotis discus hannai visceral lipid,HDHL)对人肝癌细胞HepG2的脂质代谢的影响,对HDHL脂肪酸成分、HepG2细胞活性、细胞内胆固醇和甘油三酯含量以及脂肪酸代谢相关m RNA基因的表达情况进行了研究。研究发现HDHL中不饱和脂肪酸占总脂肪酸含量59.50%,其中多不饱和脂肪酸占29.71%。HDHL与HepG2细胞共孵培养24 h及48 h后,浓度为0～240μg/m L的HDHL对HepG2细胞无毒性影响。30～240μg/m L HDHL可显著降低HepG2总胆固醇含量,30～120μg/m LHDHL共孵HepG2细胞后,细胞内甘油三酯含量显著降低。q PCR结果显示HDHL可显著降低HepG2细胞脂肪酸合成相关基因SREBP1c、ACC1、FAS和脂肪酸转运吸收相关基因CD36 m RNA水平的表达,提高线粒体脂肪酸氧化基因CPT1的表达。因此,HDHL可能通过抑制脂肪酸合成和脂肪酸转运,增强线粒体中脂肪酸氧化等途径有效调节细胞脂质代谢,该研究为脂质调节功能食品的开发提供理论依据。     

利用APTIX MP3C和Spartan-IIE FPGA实现数字系统的验证

随着数字电路设计的规模及复杂程度的提高，对其进行测试验证所花费的时间和费用也随之提高，所以减少测试验证成本是当前数字电路设计的关键。本文利用MP3C和Spartan—IIE FPGA构建平台来实现数字系统的快速验证。这二款设备都具有业界价格最低、验证速度比较快的特点。利用它们可以大大提高验证效益。     

基于FPGA的嵌入式串行千兆以太网设计

本设计以Xilinx FPGA为核心芯片,利用内嵌硬核处理器PowerPC、嵌入式操作系统Xilkernel和LwIP协议功能函数,完成嵌入式串行千兆以太网系统的设计。本设计能够满足以太网通信对高速数据传输的要求,同时在电路设计时,具有PCB布线简单以及信号完整性好等优点。     

C/S与B/S结构的比较

C/S和B/S是如今软件开发模式技术架构的两大主流软件结构。这两项技术已被世界各国所掌握并充分利用,国内各大软件公司利用C/S和B/S技术开发出的产品和平台也很多。这两种软件都有自己广泛的市场和客户群体。它们各有优劣势,也都各有用途。几乎都被普遍应用于各个网络平台上。这里简要介绍一下这两种结构并作一下简单比较。     

多通道频率交织1.4 GHz宽带DRFM系统

更大的带宽是数字射频存储(DRFM)系统的发展方向,获取超宽带微波器件、高速AD/DA、高速存储/信号处理芯片等关键器件成为制约DRFM系统发展的瓶颈问题。该文提出了一种多通道频率交织架构,构建了一套C波段的超宽带DRFM系统。并针对系统复杂度增加带来的信号失真问题,在FPGA上设计并实现了补偿算法。实验结果表明:系统瞬时带宽达到f0±700 MHz、带内幅度平坦度优于6 dB、信号线性度优于5×10-5。从而实现利用通用器件构建超大带宽DRFM系统的目的。     

基于APTIX设备实现对数字系统的硬件加速验证

随着硬件描述语言(HDL)的发展,数字系统日趋复杂,对其进行验证需要很长时间,根据近年来的统计,对数字系统设计进行测试验证所花的时间占整个设计过程的60%以上.但是现在许多可编程逻辑器件(PLD)厂家都能够提供相关电子设计自动化(EDA)软件来完成对数字系统的快速验证,其中APTIX公司的设备是价格低、验证速度快、基于层次化和模块化的验证平台.文中以APTIX设备为开发环境,应用硬件加速验证的方法来实现对数字系统的快速验证.     

利用计算机打印口调试FPGA

介绍一种利用计算机打印口调试ALTERA的FLEX10K系列FPGA的方法。对于没有ALTERA的Quartus软件的设计者，该方法可以在一定程度上弥补MAX＋PLUSIIl软件没有SignalTap逻辑分析功能的不足。