基于CPLD的8位总线接口设计

基于CPLD技术设计了双通道总线接口并给出谊接口的通道模型和控制方法。本接口采用存储嚣访问模式，克服了某些CPU外围通信接口少的缺点，易于实现双CPU间的总线对接，且无需考虑复杂的总线仲裁机制。谊接口适用于双主机间的数据传榆，具有使用方便、速率匹配、实时响应等优点。同时采用VHDL硬件描述语言，使设计易于模块化，也为基于CPLD的总线转换及其他接口电路的设计提供了新的思路。