利用改进邻域小波系数处理FBG传感信号

阈值和阈值函数的选取是小波去噪的关键.经小波分解变换后,低频部分包含大量的有用信号,而噪声分布于整个小波域内的高频部分,其中包含少数有用信号的细节信息.采用固定阈值和阈值函数处理时会造成高频部分的有用信号细节信息丢失.基于邻域小波变换将分解层数引入阈值和阈值函数中,使用动态阈值和阈值函数处理不同分解层数下的小波系数,来保留不同层数下的细节信息.仿真结果表明所提方法的信噪比和信噪比增益最大,且均方差最小,相关系数逼近于1,原始信号与重构信号相似度得到提高,改善了去噪效果.     

一种基于CMOS工艺的高速采样保持电路的设计

设计了一种基于CMOS工艺的高速采样保持电路。该电路采用了开环双路双差分结构。详细分析了引起电路非线性的原因,并采用了新的结构来提高电路的线性度。仿真结果表明,在电源电压为1.9V,输入信号频率为393.75MHz,采样率为1.6GS/s,负载为0.5pF时,该电路的无杂散动态范围(SFDR)为80.5dB,总谐波失真(THD)为-78.6dB,有效位为12.7位。该电路具有高采样率、高SFDR和较强驱动能力等优点。     

基于标准工艺的抗单粒子数字单元设计方法

基于0.18μm CMOS混合信号标准工艺,研究了一种抗单粒子数字单元的设计方法。采用的单粒子加固措施包括:在时序逻辑的电路结构中采用RC滤波结构;在版图结构中采用N+/P+保护环结构以及增加阱接触和衬底接触的通孔数目。以D触发器DFFX2为例,验证了其具有良好的单粒子加固性能。参照标准数字单元库设计流程,开发了一款抗单粒子数字单元库,并应用于高性能数据转换器项目中。     

一种高速采样/保持电路的设计与分析

介绍了一种高速采样/保持电路,分析了电路的非线性效应。该电路基于0.18μm GeSi BiCMOS工艺,采用全差分开环结构,通过射极负反馈和前馈误差放大器来改善输入缓冲放大器的线性度。采用交换式射极跟随器开关,可以提高电路的采样速度,减小谐波失真。三级级联的输出缓冲减小了下垂率,并增大对后级电路的驱动能力。在3.3V电源电压和500fF负载电容下,采用Cadence Spectre进行仿真分析。结果显示,在相干采样模式下,采样率为1.28GS/s时,在27℃温度下,整个电路的SFDR为77dB,THD为-68.38dB,功耗为133mW;采样率为2.5GS/s时,各个温度下均满足8位的精度要求,可用于高速A/D转换器。