基于FPGA的伪随机交织器的设计与实现

随着通信技术的快速发展,对通信系统的抗干扰性能的要求越来越高。高斯白噪声因其最为常见,且其频谱较宽,干扰的频带范围较大,是一种用于通信系统性能测试的比较理想的干扰源。设计采用交织技术实现了以反馈输出数据为读地址的伪随机交织器,对利用线性反馈移位寄存器产生伪随机序列,然后通过BOX-MULLER变换法进行变换产生出高斯随机数的方法进行改进,取得了很好的效果。     

基于嵌入式系统的功率可控FSK电路的实现

设计了一种基于直接数字频率合成技术的2FSK调制电路。将含有PC104总线模块的嵌入式系统和FPGA,数字电位器相结合,实现了基于嵌入式系统的功率可控FSK电路。将嵌入式系统作为控制中心,用FPGA实现DDS技术的核心单元,把高精度数字电位器作为功率控制电路的核心器件。通过实验表明,设计的电路达到了产生FSK信号并能精确地控制其功率的目的。     

基于FPGA的简易误码测试系统的设计与实现

设计了基于FPGA的简易误码测试系统,在充分利用伪随机测试码m序列的规律和FPGA设计的灵活性的基础上,自行设计了发送模块和接收模块,其中重点设计了接收模块中的时钟同步子模块、帧同步和误码检测子模块;先介绍了误码测试系统的基本工作原理、基本架构,再分析主要功能模块的的结构和实现方法,最后在Quartus Ⅱ 6.0上进行时序仿真,并在Altera公司的EPF10K20TC144-4进行实验,能正确累计误码个数;实验结果验证了设计的有效性.