排序方式: 共有4条查询结果,搜索用时 15 毫秒
1
1.
CMOS标准单元后仿真及其时序信息的建立 总被引:1,自引:0,他引:1
时序信息是标准单元特征化参数的重要组成部分.针对全定制标准单元的版图,在进行LVS验证之后,采用寄生参数提取工具对其进行晶体管级的寄生参数提取,得到单元内部的详细寄生电容和电阻值.提出了一种建立标准单元时序信息的方法,并以一个具体标准单元为例对其进行了版图后仿真,结果表明该法行之有效. 相似文献
2.
为提高空间环境下电子设备的可靠性,提升抗辐射加固SOI(Silicon on Insulator)集成电路的设计效率,通过构建完整的建库流程,自主设计开发了基于3.3V-0.35μm-PD(Partly)SOI CMOS(ComplementaryMetal-Semiconductor)工艺平台,并面向Synopsys电子设计自动化软件的抗辐射加固标准单元库。标准单元采用H型栅及源漏非对称注入结构,以提高抗辐射性能,最后对该单元库进行了电子设计自动化工具流程验证和测试验证。实验结果表明,检错纠错验证电路功能符合设计要求,抗总剂量水平大于300krad(Si)。 相似文献
3.
随着绝缘体上硅(SOI)技术的快速进展,SOI集成电路的静电放电(ESD)保护已成为一个主要的可靠性问题.研究了基于PD SOI工艺的栅耦合N型金属氧化物半导体管(GCNMOS)电源箝位保护电路,以形成全芯片ESD保护网络.利用HSPICE仿真的方法,可以准确地确定R值和C值,以确定合理的触发电压.根据PD SOI工艺特点设计了基于不同体偏置类型、不同源漏注入类型和不同栅宽的NMOS管的各种GCNMOS电源箝位保护电路,并进行了MPW流片及TLP测试分析,得到源漏深注、体悬浮的H型栅NMOS组成的GCN MOS电源箝位保护电路的抗ESD能力最好,单位宽度(1μm)抗HBM ESD能力可达9.25 V. 相似文献
4.
1