FPGA中嵌入式块存储器的IP软核设计

以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。     

一种基于PPM的LDPC编译码方案

该文基于LDPC码和PPM调制方式构造了一种适用于UWB无线通信系统的低码率的编译码方案LDPC-PPM。本方案在保证系统性能的前提下,通过改变编码比特到调制符号的映射方式,不但避免了一般编码调制系统中译码和解调之间的迭代运算,而且可以应用快速Hadamard变换(FHT)和基于FHT的后验概率译码(APP-FHT)来进一步降低接收端的译码复杂度。可以证明,该方案等价于BPSK调制下的低码率的LDPC-Hadamard码。仿真结果表明,在信息比特长度是65536,该方案可以在-1.18dB处达到误比特率为 的性能,仅比采用BPSK调制的Turbo-Hadamard码差0.02dB。     

一种非相干检测下的低复杂度正交编码调制解调方案

提出了一种适用于低码率应用环境的低复杂度非相干正交调制解调方案．信息比特首先经过一个Zigzag码线性编码器,然后将满足奇偶校验关系的编码比特映射为一个PPM符号发送出去．再根据PPM的软输出解调和正交Hadamard码译码之间的等价关系,就可以在接收端将解调和译码看作一个整体处理,这样不但避免了解调和译码之间的迭代运算,而且可以应用快速Hadamard变换(FHT)和基于FHT的后验概率译码(APP-FHT)来降低译码复杂度．还应用联合设计的线性交织器进一步改善本方案中存在的错误平层问题．仿真结果表明,本方案在降低复杂度的同时具有和其他方案可比的性能．     

一种有效的局部可修复码的构造方法

为了能够同时优化局部可修复码的平均信息修复度、平均修复度以及更新复杂度,并降低构造局部可修复码的算法复杂度,通过分析Tanner图的特点,提出了一种新的构造方法。首先,对局部校验节点进行设计,在满足局部可修复码的平均信息修复度为最优的基础上,通过区分局部组的特点,对重叠组进行分类构造,优化码的平均修复度;其次,对全局校验节点进行设计,优化码的更新复杂度;最后对构造码的算法复杂度进行分析和对比。结果表明,所提出的方法优化了以上所述的性能,且降低了局部可修复码在构造过程中的复杂度。     

LRC码最小距离限的深入分析

为了增强最小距离限的精确性,缩小最小距离的范围,提出了两个新的最小距离限．首先,在局部修复码Singleton-like限的基础上,通过理论推导提出了第1种新的最小距离限,该新限适用于所有码字;其次,结合新提出的最小距离限和已经存在的最小距离限,推导出了第2种新的最小距离限,该新限适合更小范围码字;再次,通过理论公式推导,得出了在相同参数情况下各个最小距离限之间的关系．仿真结果表明,在相同码长、信息位和局部性的条件下,第1种新的最小距离限的性能和Singleton-like限一样好,第2种新的最小距离限优于已存在的最小距离限．