高性能数控振荡器的设计

设计了一个低抖动、高分辨率的DCO(数控振荡器)。该DCO由7级单端倒相器构成,通过分析输出时钟抖动、分辨率与每级倒相器尺寸之间的关系,找到设计的最佳尺寸,最终实现版图。采用0.35μm1P4M CMOS工艺,3.3 V电源供电,振荡频率为280 MHz~550 MHz,分辨率为10 ps。Hspicerf仿真结果表明,DCO输出时钟为385 MHz时,峰-峰值抖动为70.35 ps。     

一种应用于基准的双向修调电路

本文设计了一款双向修调电路,应用于高精度的LDO内部电压基准。突破常规的单向电阻修调方式,采用MOS开关控制的双向电阻实现双方向修调,能够很好地抵消生产工艺带来的正负偏差。基于0.35umCMOS工艺下,采用Cadence spectre 进行后仿真,结果显示,修调前最差工艺角下的偏差高达-5%～+7%,在不增加额外功耗修调后的误差仅在±2% 以内,性能显著。     

基于噪声分析的低抖动全数字锁相环的设计

设计了一个用于时钟产生的全数字锁相环(ADPLL),其数控振荡器(DCO)采用9级环形振荡器,每级延迟单元的延迟时间均是可调的,各级倒相器的尺寸经过精确设计.该电路基于SMIC 0.13μm CMOS工艺,采用1.2 V电源供电,整个芯片的面积为0.13485 mm2.示波器测试结果表明,锁相环的捕获频率范围为100～500 MHz,输出频率为202.75 MHz时,峰-峰值抖动为133 ps,RMS抖动为46 ps.     

Matlab环境下的全数字锁相环仿真模型

由于锁相环工作频率高，用SPICE对锁相环进行仿真，数据量大，仿真时间长。而在设计初期，往往并不需要很精确的结果。因此，为了提高锁相环设计效率，有必要为其建立一个高效的仿真模型。在总结前人提出的一些锁相环仿真模型的基础上，用Matlab语言构建了一种新的适用于全数字锁相环的仿真模型；对全数字锁相环版图进行了SPICE仿真，与该模型的仿真结果相验证。     

全定制集成电路设计教学改革探讨

《全定制集成电路设计》是本科集成电路相关专业对理论和实践都要求较高的专业基础课程。该文以设计一个满足延时参数的反相器为例,介绍一种实验教学方法,帮助学生理解课堂上介绍的两种延时计算模型,并掌握全定制集成电路基本单元库的设计方法及其相关EDA工具。学生通过两种延时模型的计算结果与仿真结果的比较,既能深刻理解书本上的理论知识,又能实际掌握全定制集成电路的设计能力,极大地激发了学生的学习积极性和创造性,并取得了良好的教学效果。     

低抖动高分辨率线性DCO的设计

设计了一个低抖动、高分辨率的线性DCO.该DCO由9级单端倒相器构成,通过分析输出时钟抖动、分辨率与每级倒相器尺寸之间的关系,找到设计的最佳尺寸,最终实现版图.采用SMIC 1μm 1P8M CMOS 工艺,1.2 V电源供电,振荡频率为180～580 MHz,分辨率为10 ps,Hspicerf仿真结果表明,DCO输出时钟为505.67 MHz时,峰-峰值抖动为72.159 ps.