基于排队论的UM-BUS总线性能建模与评估

UM-BUS总线是一种具有动态容错能力和远程穿透式访问能力的高速串行总线,其性能模型对UM-BUS的综合评估和优化设计具有重要意义。针对UM-BUS总线系统,提出基于排队论的性能评估的模型,该模型定性描述了总线上不同节点之间的数据流关系、数据包到达节点的特征以及在节点处等待处理的特性;定量分析了不同数据包在总线信道传输的最大延迟、最小延迟以及平均延迟。在MATLAB平台上测试了数据包在总线上的等待时间和传输时间。实验结果可以帮助设计者快速分析总线在实际应用系统中的特性并对其进行优化配置,提高总线的使用效率。     

自供能系统中可配置DC-DC转换器的设计

从环境中获取能量的自供能系统相比传统电池供电的系统具有绿色经济、无须更换/维护电池充电等优势,是物联网领域发展的一个热点方向.自供能系统中"收集-存储-使用"能量采集架构的DC-DC转换器转换效率直接影响着整个系统的性能和能效,如何平衡储能电容放电电压和负载之间的关系以实现较高的能量转换效率是一个关键问题.提出一种自供...     

Linux内核参数对Spark负载性能影响的研究

关于Spark性能的研究目前正在成为热点,但调优策略多位于应用层,而不是系统层。操作系统作为硬件之上的第一层软件,对硬件性能发挥起着根本作用。Linux内核提供了丰富的参数作为优化性能的接口,但实际中,这些参数的作用并没有得到充分发挥。人们更多是采用系统默认值,而不是根据具体环境进行调整。然而本文实验发现,系统默认值并不一定是最好的选择,有时甚至是最坏的。定义了"影响比"这一概念,并基于此概念提出了一种通过分析内核函数的执行情况来认识参数对Spark应用影响的方法。针对Spark内存计算的特点,从大页、NUMA这两个与使用内存紧密相关的方面分析了相关内核参数对几种典型Spark负载的性能影响,并由此得出一些结论。希望本文的分析和结论可以为Spark平台合理设置内核参数提供一些参考。     

Multi-bits error detection and fast recovery in RISC cores

The particles-induced soft errors are a major threat to the reliability of microprocessors. Even worse, multi-bits upsets (MBUs) are ever-increased due to the rapidly shrinking feature size of the IC on a chip. Several architecture-level mechanisms have been proposed to protect microprocessors from soft errors, such as dual and triple modular redundancies (DMR and TMR). However, most of them are inefficient to combat the growing multi-bits errors or cannot well balance the critical paths delay, area and power penalty. This paper proposes a novel architecture, self-recovery dual-pipeline (SRDP), to effectively provide soft error detection and recovery with low cost for general RISC structures. We focus on the following three aspects. First, an advanced DMR pipeline is devised to detect soft error, especially MBU. Second, SEU/MBU errors can be located by enhancing self-checking logic into pipelines stage registers. Third, a recovery scheme is proposed with a recovery cost of 1 or 5 clock cycles. Our evaluation of a prototype implementation exhibits that the SRDP can successfully detect particle-induced soft errors up to 100% and recovery is nearly 95%, the other 5% will inter a specific trap.     

一种基于分段并行思想的PCB布线加速策略

基于网格的搜索布线方式是印制电路板PCB自动布线的主要手段.随着电路系统的规模不断增大、功能日益复杂,PCB布线设计的挑战也不断增大.针对PCB布线地图规模较大且元器件障碍物较多的布线场景,常用的Lees和A~*等布线算法突显出着搜索空间迅速增大且无法有效解决多网络布线顺序的问题.由此,提出一种基于分段并行思想的布线加速策略以提升布线效率.其基本思路为：将一个较大区域内的搜索问题分解成多个小区域内的并行搜索问题,并且针对不同区域内障碍物的特征采用自适应的启发引导函数,从而实现有效减少搜索空间、加快搜索速度、优化布线效果.模拟实验表明,在150×150的网格布线场景中,所提方法与Lees算法和A~*算法相比较,搜索速度分别可提升160倍和17倍.     

自由大气紫外光通信中几类光源的比较和研究

介绍了几类应用于自由大气紫外光通信系统的紫外日盲区光源,并对其谱线分布、驱动方式、发射功率、转换效率等特点进行了比较分析,以期为紫外光通信系统的设计提供参考.     

一种D类推挽放大电路的设计

提出一种基于CPLD的D类功率放大电路的设计,该设计改进了传统C类功率放大电路效率低、对管不易匹配、调试不方便等不足之处,同时采用EPM240T100CS CPLD作为放大电路的控制与保护单元,其工作效率更高,性能更稳定、可靠。还给出了CPLD中的电路模块框图和Verilog设计流程图。该设计中的D类推挽放大电路主要应用于调幅与调频通用的功率发射机的研制,以期为相似设计提供参考。     

基于周期粒度的级间寄存器备份机制

单粒子翻转是空间环境下微处理器发生异常的重要诱因之一,随着集成电路特征尺寸的缩小,单粒子翻转不仅会引发单位错误,还会引发大量的多位错误,如何有效解决处理器所面临的多位故障是容错处理器设计面临的新挑战.本文提出了一种基于周期粒度的级间寄存器备份机制的容错方法,采用双流水线冗余结构,通过比较器对比两条流水线的级间寄存器以检测单粒子故障;以周期粒度对级间寄存器的内容进行备份,当检测到单粒子故障时,使用2个周期对流水线进行恢复;为避免脏数据流出流水线,在数据缓存和寄存器堆的入口设置写缓冲,通过延迟写入保证信息可靠性.本文基于实际的SPARC V8结构处理器,对提出的方法进行了具体实现,在实验平台上进行了仿真,仿真结果显示,本文提出的容错方法能够以一定的面积开销实现对SEU、SET、和MBU故障容错,加固处理器的主频最高可以提升70%.     

面向MLC STT-RAM的寄存器分配策略优化研究

多级自旋转移力矩磁性存储器(MLC STT-RAM)是一种新型的非易失性存储介质。不同于采用电荷方式来存储信息的SRAM,MLC STT-RAM利用自旋偏振电流通过磁隧道结(MTJ)改变自由层的磁层方向来存储信息,能够天然地避免电磁干扰。文章利用MLC STT-RAM的抗电磁辐射特性,探索在航天抗辐照环境下将其作为存储介质用于寄存器设计。在MLC STT-RAM中,每个存储单元有4种不同的阻抗状态,不同的阻抗状态之间的转换具有不同的能耗和延迟的代价。而传统的基于SRAM的寄存器分配技术并没有考虑不同的写状态转换的影响,其在没有考虑溢出优先级的情况下启发式地选择潜在溢出变量,因此该方法不适合用在MLC STT-RAM的寄存器分配中。针对该问题,提出了一种面向写状态转换的MLC STT-RAM寄存器分配的溢出优化策略。具体来说,首先,通过每个写状态转换频率的线性组合来构成溢出代价模型。然后,根据溢出代价模型针对性地选择溢出变量,选择代价低的变量保存在寄存器中,而代价高的变量倾向于被溢出,从而便实现了面向MLC STT-RAM的寄存器分配策略的优化设计。     

专用语音处理芯片AC48105在低速语音编码设备中的应用

AC48105是以色列AudioCodes公司生产的一种专用语音处理芯片，可用于完成低比特率的语音压缩编码解压和传真等功能.该芯片内含5路相互独立的复用信道，可以传输语音、传真和数据信息，带有的16位DSP内核可提供多种语音编码格式。文中结合该芯片在低速语音编码设备中的应用，详细介绍了其工作模式及配置方法。