高电流密度金刚石肖特基势垒二极管研究

报道了一种具有高正向电流密度和高反向击穿场强的垂直型金刚石肖特基势垒二极管器件。采用微波等离子体化学气相沉积(MPCVD)技术在高掺p~+单晶金刚石衬底上外延了一层275 nm厚的低掺p~-金刚石漂移层,并通过在样品背面和正面分别制备欧姆和肖特基接触电极完成了器件的研制。欧姆接触比接触电阻率低至1.73×10~(-5)Ω·cm~2,肖特基接触理想因子1.87,势垒高度1.08 eV。器件在正向-10 V电压时的电流密度达到了22 000 A/cm~2,比导通电阻0.45 mΩ·cm~2,整流比1×10~(10)以上。器件反向击穿电压110 V,击穿场强达到了4 MV/cm。     

1 A/mm高电流密度金刚石微波功率器件

基于自对准栅电极制备技术,研制了具有低导通电阻和高电流密度的氢终端金刚石微波功率器件。采用高功函数金属Au与氢终端金刚石实现了良好的欧姆接触,接触电阻为0.73Ω·mm。得益于较低的源漏串联电阻和低损伤Al2O3栅介质原子层沉积工艺,金刚石微波器件的导通电阻低至4Ω·mm,饱和电流密度达1.01 A/mm,最大跨导为213 mS/mm,最大振荡频率达58 GHz。研究了该器件在2 GHz和10 GHz频率下连续波功率输出特性,发现在15 V低工作电压下即可分别实现1.56 W/mm和1.12 W/mm的输出功率密度,展现出自对准技术在研制高电流和高输出功率金刚石微波器件上的潜力。     

Si基GaN材料寄生导电层的研究

通过对Si基GaN材料的电学性能进行测量分析,确认了该材料体系所特有的寄生导电层现象。研究了寄生导电层对Si基GaN高电子迁移率晶体管(HEMT)微波功率性能和击穿性能的不良影响。通过材料生长工艺的优化,降低了寄生导电层的导电性,获得了击穿电压超过320V的Si基GaN HEMT功率电子器件。     

1400 V/240 mΩ增强型硅基p-GaN栅结构AlGaN/GaN HEMT器件

基于硅基p-GaN/AlGaN/GaN异质结材料结构,研制了一款横向结构的高压增强型GaN高电子迁移率晶体管(GaN HEMT)器件。通过采用自对准栅刻蚀与损伤修复技术以及低温无金欧姆合金工艺实现了较低的导通电阻,并借助于叠层介质钝化和多场板峰值抑制技术提升了器件的击穿特性。测试结果表明,所研制GaN器件的阈值电压为1.95 V(V_GS=V_DS,I_DS=0.01 mA/mm),导通电阻为240 mΩ(V_GS=6 V,V_DS=0.5 V),击穿电压高于1 400 V(V_GS=0 V,I_DS=1μA/mm),彰显了硅基p-GaN栅结构AlGaN/GaN HEMT器件在1 200 V等级高压应用领域的潜力。     

NiO/Ga2O3 p+-n异质结功率二极管中陷阱介导双极型电荷输运研究(英文)

构筑NiO/Ga₂O₃ p+-n异质结是克服Ga₂O₃ p型掺杂瓶颈从而实现双极型功率电子器件的有效途径,然而限制器件性能的缺陷行为与双极型电荷输运等物理机制尚不明晰.本论文研究了NiO/Ga₂O₃ p⁺-n异质结中陷阱介导的载流子输运、俘获和复合动力学之间的内在关联特性.变温电流-电压特性的量化分析表明,在正偏亚阈值区,陷阱辅助隧穿占据主导地位,符合多数载流子陷阱介导的Shockley-Read-Hall复合模型,其陷阱激活能为0.64 eV,与深能级瞬态谱测试的陷阱能级位置(EC-0.67 eV)非常吻合;当正向偏压大于器件开启电压时,器件输运特性由少数载流子扩散所主导,器件理想因子接近于1.在反向偏置的高场作用下,器件漏电机制则由β-Ga₂O₃体材料中的陷阱引起的PooleFrenkel (PF)发射所导致. PF发射的势垒高度为0.75 eV,与等温变频深能级瞬态谱测得的陷阱能级位置...     

基于金刚石钝化散热的栅区微纳尺度刻蚀研究

片内热积累效应严重制约GaN器件向高功率密度应用发展,金刚石钝化散热结构的GaN器件热管控技术已成为目前研究重点,而金刚石栅区高精度刻蚀和控制是实现该热管理技术应用的关键工艺难点。因此,本文采用电感耦合等离子体（ICP）刻蚀技术,以氮化硅作为刻蚀掩膜,对纳米金刚石薄膜进行栅区微纳尺度刻蚀工艺研究,系统分析了刻蚀气体、组分占比、射频功率等工艺参数对刻蚀速率的影响。结果表明,ICP源功率与氧气流量对刻蚀速率有增强作用,Ar与CF₄的加入对刻蚀过程具有调控作用。最终提出了基于等离子体刻蚀技术的高精度微纳尺度金刚石钝化薄膜刻蚀方法,对金刚石集成GaN器件热管理和金刚石高精度刻蚀技术具有重要的指导意义。     

High-performance enhancement-mode AlGaN/GaN MOS-HEMTs with fluorinated stack gate dielectrics and thin barrier layer

We present high-performance enhancement-mode AlGaN/GaN metal-oxide-semiconductor high-electron mobility transistors (MOS-HEMTs) by a fluorinated gate dielectric technique. A nanolaminate of an Al₂O₃/La_xAl_1-xO₃/Al₂O₃ stack (x≈0.33) grown by atomic layer deposition is employed to avoid fluorine ions implantation into the scaled barrier layer. Fabricated enhancement-mode MOS-HEMTs exhibit an excellent performance as compared to those with the conventional dielectric-last technique, delivering a large maximum drain current of 916 mA/mm and simultaneously a high peak transconductance of 342 mS/mm. The balanced DC characteristics indicate that advanced gate stack dielectrics combined with buffered fluorine ions implantation have a great potential for high speed GaN E/D-mode integrated circuit applications.