全并行模数转换器中的竞争编码结构对输出误码率的影响

文章介绍了一种新的的全并行模数转换器的编码结构－－竞争编码。与传统的二进制和格雷编码结构相比,该编码结构可以有效降低模数转换器的误码率。建立了数学模型,考虑了各种编码结构对模数转换器输出误码率的影响,进行了定量计算。最后,对Matlab给出的模拟结果进行了分析讨论。     

用于时钟恢复电路的低抖动可变延迟线锁相环电路

文中给出了一个基于压控可变延迟线的电荷泵锁相环电路的设计,用于时钟恢复电路中采样时钟沿的定位,它的工作不受环境和工艺的影响,保证了采集数据的准确性。应用于延迟线中的改进的延迟单元有效地减小了相位抖动,环路滤波电路的设计避免了电荷重新分配引入的影响。电路采用0.35umTSMC的MOS工艺,在3.3V的低电压下工作,模拟得到在最坏情况下,单个延迟模块的相位抖动为20ps,输出静态相位误差仅45ps。