图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了OpenGL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用 Cadence NC-Verilog 仿真工具进行虚拟验证,采用 Xilinx 的 ISE 工具进行综合,并在 Xilinx Virtex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。     

正交试验优选刺三加茎、叶中总多酚的提取工艺及含量测定研究

以刺三加茎、叶为原料,采用超声波辅助技术提取刺三加茎、叶中总多酚。通过单因素实验和正交试验优选了刺三加茎、叶中提取总多酚类物质的最佳工艺条件。结果表明,刺三加茎中总多酚的最佳提取工艺:乙醇体积分数45%、料液比1∶35(g/m L)、提取时间50 min、提取温度45℃,总多酚平均含量为9. 42 mg/g,提取率平均值为1. 10%;刺三加叶中总多酚最佳提取工艺:乙醇体积分数45%、料液比1∶10(g/m L)、提取时间70 min、提取温度50℃,总多酚平均含量为13. 46mg/g,提取率平均值为1. 35%。刺三加茎、叶中加标平均回收率分别为98. 13%和99. 18%,相对标准偏差(RSD)分别为1. 35%和1. 68%(n=6)。该实验方法简便、可靠、准确,为进一步研究总多酚在实际生产中的应用提供了理论依据。     

基于拉伸弹簧的涤/锦交织热熔粘扣带力学模型研究

以拉伸弹簧为基础,建立了涤/锦交织热熔粘扣带的单钩强力力学模型,并推导出整条粘扣带的强度力学模型。通过修正和简化模型中的参数,分别得到粘扣带剥离强度和剪切强度与钩密度的关系式,进而得到粘扣带剥离强度和剪切强度的理论计算式。经试验检验,通过理论计算式计算得的粘扣带的理论强度相对于实测强度的偏差百分率小于5%,故该强度力学模型可在有限范围内用于涤/锦交织热熔粘扣带剥离强度与剪切强度的计算和预测。     

星宿菜总黄酮提取工艺及抗氧化性活性

为了最大限度获取星宿菜中的总黄酮,以星宿菜为原料,通过单因素实验和正交试验优化出提取星宿菜总黄酮含量的最佳工艺条件:35倍星宿菜的45%乙醇浓度溶解,45℃时超声提取55 min,此条件下总黄酮含量平均值为120.31 mg/g。同时测得星宿菜中黄酮的总抗氧化活性为2.266 mmol/L(FeSO_4当量值)。当星宿菜中总黄酮浓度为2.75 mg/mL时,DPPH自由基清除率为85.0%。方法操作简单、快捷、灵敏度高、成本低,仪器价格及日常维护费用不高。     

氨法碳捕集耦合化工品生产实验研究

针对再生氨法碳捕集面临高昂的运行成本的问题,提出一种氨法碳捕集耦合化工品生产的新思路,分析了该过程的化学热力学趋势,而后通过模拟氨法碳捕集吸收溶液,利用Na2SO4与模拟吸收溶液中的NH4HCO3反应,得到制备Na2CO3的中间产物NaHCO3。实验结果表明,NH4HCO3浓度为2 mol/L时,NH4HCO3的转化率在50%~60%;NH4HCO3/Na2SO4的质量比R=1/1.3~1/2.1,随着R值减小,NH4HCO3的转化率逐渐升高;pH=7.5时,NH4HCO3最高可达50%的转化率,最佳反应时间为40~60 min。     

碱性印制电路板废液生产碱式碳酸铜的研究

碱式碳酸铜用途广泛,文章通过研究利用碱性电路板蚀刻废液生产碱式碳酸铜,得到了制备该产品的最佳工艺条件。生产出来的产品质量达到国内同类产品要求。     

基于多功能芯片的组网方式探究

从高性能计算技术看,其发展主要受限于网络性能.在通信速度方面,面向存储及计算的网络,其发展都要比CPU落后一些.多功能芯片是一款用于航空领域的实现域内域间通信及分布式计算的嵌入式芯片,因此对芯片间的通信网络性能提出了新的要求.该文从多功能芯片应用需求出发,针对蒙皮系统对多功能芯片的组网要求,先简单介绍了自组网和分布式计...     

基于STEM教育的虚拟仿真实验教学设计——以流化床仿真实验为例

本文以流化床仿真实验为例,基于STEM教育为导向,跨学科知识为核心,从而可以解决以真实的问题情境为驱动设计的仿真实验教学过程。除了让学生学习基本的理论知识之外,促使学生对重要的生产过程进行实践认识和操作引起重视。旨在提高学生的动手操作能力和解决实际问题能力,并以此来培养学生的科学、技术、工程和数学等的学科素养。     

基于H .264/AVC解码芯片的静态时序分析约束设计

作为分析和验证电路时序行为的重要手段,静态时序分析（ STA）技术在深亚微米级ASIC设计中得到了广泛的应用,而正确的时序约束输入是时序分析工具给出正确结果的必要条件之一。文中在介绍 STA 原理的基础上,以一款H.264/AVC解码芯片为例,分析了解码芯片的时钟结构等时序信息,详细介绍了时钟定义、端口信号等关键时序约束,并重点介绍了PLL时钟偏差的约束设计。时序分析工具PT分析及与动态仿真的交叉验证的结果表明,解码芯片时序约束设计完整、正确。     

数字集成电路多周期路径的设计实现方法

多周期路径是将复杂电路运算拆分在多个时钟周期完成,从而提高电路总体运行频率的一种设计方法,是数字电路中广泛使用的一种设计手段。实践中多周期路径的设计、约束与实现经常误用导致设计迭代和反复。文中结合在研项目,对多周期路径的产生机理进行了系统的分析,针对设计中常见的问题展开分析,提出了一种多周期路径的设计实现和施加约束的方法。实践结果表明,采用文中提供的方法可以有效避免多周期路径的误用,减少设计迭代,提高设计效率。