如何提高企业反应速度

由于各种力量的制约,企业的规模在一定范围内影响着企业的行为方式,从经营的心态到细分市场的确定,这些被规模所限制的企业行为也许就是企业的经营者最难以左右的因素。其中,企业的反应速度也同样受到企业规模的影响,但提高企业反应速度可能是企业经营者最有价值的努力,好比同样能够成功的两种情况:快的打败慢的和大的打败小的,但前者代价更小、风险更低。     

一个也不能少——供应链实施必须与伙伴同步

互联网技术和新的物流技术的出现,企业逐渐认识到供应链的革新不仅降低了成本,更重要的是满足了市场的消费需求。而供应链策略也在此基础上向同步供应链发展。同步供应链在企业如何管理供应链方面做了三项重大改变:企业将联合供应链成员实现同步运行;信     

集成电路时延关键路径算法及其实现

研究关键路径问题是时延驱动集成电路设计基础，提出了一种改进的关键路径算法，实现了对任意２的有图提取Ｋ条关键路径。算法速度快，实用性强，对高密度高速度听时延分析与优化具有重要的应用价值。     

CMOS集成电路的功耗分析及低功耗设计技术

综述了CMOS集成电路设计中的功耗问题及其对策,包括功耗分析和面向低功耗的各种设计方法与技术,并提出将来设计高性能低功耗的数字系统时面临的技术挑战。它基本上覆盖了CMOS集成电路低功耗设计领域的研究动态。     

超大规模集成电路互连线时延分析方法

介绍近十年来互连线时延领域的主要研究方法，并指出存在的问题及将来值得进一步探索的课题和方向。     

准静态单相能量回收逻辑

提出了一种新的准静态单相能量回收逻辑,其不同于以往的能量回收逻辑,真正实现了单相功率时钟,且不需要任何额外的辅助控制时钟,不但降低了能耗,更大大简化了时钟树的设计.该逻辑还可以达到两相能量回收逻辑所具有的速度.设计了一个8位对数超前进位加法器,并分别用传统的静态CMOS逻辑、钟控CMOS绝热逻辑(典型的单相能量回收逻辑)和准静态单相能量回收逻辑实现.采用128组随机产生的输入测试向量的仿真结果表明:输入频率为10MHz时,准静态能量回收逻辑的能耗仅仅是传统静态CMOS逻辑的45%;当输入频率大于2MHz时,可以获得比时钟控CMOS绝热逻辑更低的能耗.     

集成电路的连线时延及其在版图设计中的估算

连线时延是新一代集成电路设计的重要课题之一．本文提出一种新的连线时延近似估算法．这种方法基于线网的RC树结构，采用Elmore时延原理，给出了线网在米布线情况下时延的下界估计．它计算简单，精确度好，对时延驱动的版图优化设计具有重要的理论意义和实用价值．     

结群法的多目标优化

提出了结群法的多目标函数。作为例子，针对带宏单元的门阵列给出了相应的算法。理论分析和实验结果均表明，通过多目标优化，可以为评价和设计结群法提供定量依据。     

装箱问题在积木块布局中的应用

在超大规模集成电路的自动布图设计中,积木块布局愈来愈引人注目,本文通过对积木块分类的办法,把装箱问题应用于积木块布局,在兼顾布线要求前提下使芯片面积最小化,为构造积木块初始布局提供了一个有效的新途径。实验结果表明,这种处理方法可以获得一个近最优的布局结果。