排序方式: 共有9条查询结果,搜索用时 31 毫秒
1
1.
介绍了一个基于0.35μm SiGe BiCMOS工艺的2.5GHz低相位噪声LC压控振荡器.文章重新定义了压控振荡器工作区域.分析表明谐振回路的电感值和偏置电流对振荡器的相噪优化有重要的影响.本文同时分析了CMOS和BJT压控振荡器设计思路的不同.本设计中,采用键合线来实现谐振回路中的电感来进一步提高相噪性能.该VCO和其他模块集成在一起实现了一个环路带宽为30kHz的频率综合器.测试结果表明,当中心频率为2.5GHz时,在100kHz和1MHz的频偏处相噪分别为-95dBc/Hz和-116dBc/Hz.工作电压为3V时,VCO核心电路的电流消耗为8mA.据我们所知,这是国内第一个采用SiGe BiCMOS工艺的差分压控振荡器. 相似文献
2.
A monolithic low-power and low-phase-noise digitally controlled oscillator(DCO) based on a symmetric spiral inductor with center-tap and novel capacitor bank was implemented in a 0.18μm CMOS process with six metal layers.A third new way to change capacitance is proposed and implemented in this work.Results show that the phase noise at 1 MHz offset frequency is below -122.5 dBc/Hz while drawing a current of only 4.8 mA from a 1.8 V supply. Also,the DCO can work at low supply voltage conditions with a 1.6 ... 相似文献
3.
一种基于新型电容阵列的低功耗低相位噪声数字控制振荡器 总被引:1,自引:1,他引:0
摘要: 利用0.18CMOS六层金属工艺实现了一个全集成的低功耗低相位噪声的数字控制振荡器,该数字控制振荡器谐振回路由中央抽头对称螺旋电感和电容阵列构成。文中介绍并实现了一种新型的改变电容的方法。该方法在不需要改变接入谐振回路电容的数量而通过改变其互联拓扑关系来实现。测试结果表明,在1.8V电源电压下,核心模块消耗4.8mA的电流,相位噪声在1MHz频偏处为-122.5dBc/Hz。在1.6V的低电源电压,消耗约4mA的电流情况下,1MHz频偏处相位噪声仍可达到-121.5dBc/Hz. 同时,电源推挽度小于10MHz/V。 相似文献
4.
介绍了一种改进型的电荷平均电荷泵以及相应的电路实现.文章在对Yido Koo首先提出的电荷平均电荷泵结构分析的基础上提出了改进型的实现方式.相比于原结构,这种新型电路能够节省1/3的功耗并且消除了原先结构在实际实现中的一些问题.Spec-tre Verilog行为级仿真结果证明该结构能够有效降低杂散能量.本文同时设计了一个针对分数分频比为1/3的小数频率综合器的改进型电荷共享电荷泵,并通过多层次仿真的方式来验证其可行性.从仿真结果可以看出,这种新结构输出电压稳定,从而能够有效消除频率综合器中的分数杂散. 相似文献
5.
介绍了一种基于 GaAs HBT 的双平衡混频器.该混频器将射频、本振有源Balun集成其中,在RF和LO输入端分别采用不同的LC网络实现宽带的阻抗匹配.跨导级和开关单元之间采用交流耦合,并通过带宽扩展技术实现频带内的增益平坦.测量结果显示,该混频器匹配良好,射频端口S11在3~10 GHz频带内小于-10 dB.在固定中频200 MHz 情况下测试,在4~8 GHz射频频带内,平均增益10 dB,波动小于1 dB,中频输出端口对射频信号的隔离度优于25 dB,对本振信号的隔离度优于28 dB;本振-射频端口隔离度优于32 dB.在3.3 V直流电压下测得的功耗为66 mW. 相似文献
6.
介绍了一个基于0.35μm SiGe BiCMOS的整数N频率综合器.通过采用不同工艺来实现不同模块,实现了一个具有良好的杂散和相噪性能的高纯度频率综合器.除环路滤波器外所有的部件均采用差分电路结构.为了进一步减小相位噪声,压控振荡器中采用绑定线来形成谐振.该频率综合器可在2.39~2.72 GHz的频率范围内输出功率OdBm.在100kHz频偏处测得的相位噪声为-95dBc/Hz,在1MHz频偏处测得的相位噪声为-116dBc/Hz.参考频率处杂散小于-72dBc.在3V 的工作电压下,包括输出驱动级在内的整个芯片消耗60mA电流. 相似文献
7.
介绍了一个基于0.35μm SiGe BiCMOS工艺的2.5GHz低相位噪声LC压控振荡器.文章重新定义了压控振荡器工作区域.分析表明谐振回路的电感值和偏置电流对振荡器的相噪优化有重要的影响.本文同时分析了CMOS和BJT压控振荡器设计思路的不同.本设计中,采用键合线来实现谐振回路中的电感来进一步提高相噪性能.该VCO和其他模块集成在一起实现了一个环路带宽为30kHz的频率综合器.测试结果表明,当中心频率为2.5GHz时,在100kHz和1MHz的频偏处相噪分别为-95dBc/Hz和-116dBc/Hz.工作电压为3V时,VCO核心电路的电流消耗为8mA.据我们所知,这是国内第一个采用SiGe BiCMOS工艺的差分压控振荡器. 相似文献
8.
介绍了一种改进型的电荷平均电荷泵以及相应的电路实现.文章在对Yido Koo首先提出的电荷平均电荷泵结构分析的基础上提出了改进型的实现方式.相比于原结构,这种新型电路能够节省1/3的功耗并且消除了原先结构在实际实现中的一些问题.Spec-tre Verilog行为级仿真结果证明该结构能够有效降低杂散能量.本文同时设计了一个针对分数分频比为1/3的小数频率综合器的改进型电荷共享电荷泵,并通过多层次仿真的方式来验证其可行性.从仿真结果可以看出,这种新结构输出电压稳定,从而能够有效消除频率综合器中的分数杂散. 相似文献
9.
介绍了一个基于0.35μm SiGe BiCMOS的整数N频率综合器.通过采用不同工艺来实现不同模块,实现了一个具有良好的杂散和相噪性能的高纯度频率综合器.除环路滤波器外所有的部件均采用差分电路结构.为了进一步减小相位噪声,压控振荡器中采用绑定线来形成谐振.该频率综合器可在2.39~2.72 GHz的频率范围内输出功率OdBm.在100kHz频偏处测得的相位噪声为-95dBc/Hz,在1MHz频偏处测得的相位噪声为-116dBc/Hz.参考频率处杂散小于-72dBc.在3V 的工作电压下,包括输出驱动级在内的整个芯片消耗60mA电流. 相似文献
1