1.2kV SiC MOSFET器件URS应力退化机理研究

本文首次研究了1.2kV碳化硅(Silicon Carbide,SiC)MOSFET在非钳位重复应力(Unclamped Repetitive Stress,URS)应力下的退化现象,并通过软件仿真和电荷泵测试技术对该现象进行了深入的分析.研究结果表明:URS应力会使得器件积累区由于碰撞电离产生大量的电子空穴对,其中的热空穴将在电场的作用下注入到氧化层中,使氧化层中出现许多空间正电荷,这些空间正电荷的存在使得器件的导通电阻与阈值电压出现下降,关态漏电流出现上升.     

4H-SiC结势垒肖特基二极管VRSM特性研究

通过器件模拟仿真软件Sentauras和高分辨率透射电子显微镜（High-Resolution Transmission Electron Microscopy ,简称HRTEM）研究了4H-SiC结势垒肖特基二极管（Junction Barrier Schottky ,简称JBS）在反向浪涌电压应力作用下的失效机理;进而重点研究了结终端扩展区（Junction Termination Extension ,简称JTE）的长度、深度和掺杂浓度对该器件反向浪涌峰值电压（Maximum Surge Peak Reverse Voltage ,简称VRSM）的影响,并结合JBS的基本结构对其进行优化设计;最后,流片测试显示优化设计的4H-SiC结势垒肖特基二极管的VRSM值约为1450V,比原器件提升了20%左右。