一种面向RS码的卷积交织与解交织器的设计

采用了构造计数器来生成SRAM的读写地址的方法,设计了一种符合DVB-C标准,面向RS（204,188）码的卷积交织和解交织器．交织深度为12,单元深度为17。这种卷积交织和解交织器结构简单,性能良好,由于采用了单端口RAM,所以比一般的采用双端口RAM的设计节省了30％的电路面积。     

数字电视接收芯片中RS解码器的电路优化

RS码作为一种重要的信道编码方式在通讯领域中广泛应用,但是电路规模过大,结构过于复杂一直是该编码方式在应用上需要解决的问题。针对基于Euclidean算法的Reed-Solomon（RS）（204,188）解码器在HDTV接收芯片中的应用提出了几种优化电路结构,减小电路规模的方法。优化的主要思想是分时复用,优化后的电路可完全符合HDTV接收芯片的性能要求,减小了电路规模、复杂程度和降低了成本。