2～10乇下二氧化硅的低温化学汽相淀积

我们论述了一种适用于CVD二氧化硅的新的低压和低温工艺,这种新的工艺与常规低压CVD工艺不同。采用这种新工艺时低温(150～300℃)和独特压力范围(2～10乇)提供适合于硅烷和氧进行反应的条件。在这种热处理过程中,活化能为0.15～0.18电子伏,在250℃时的淀积速率达到100埃/分钟。和常压CVD工艺相比,这种技术对O_2/SiH_4比率的灵敏度大约只有十五分之一。淀积条件与低温硅及Ⅲ-Ⅴ族工艺兼容。对于硅的初始电流-电压和电容-电压测量结果表明,电介质电场强度为3～8×10~6伏/厘米,固定氧化物电荷密度Q_(ss)<10~(11)/厘米~2。     

适用于CMOS超大规模集成电路计算机辅助设计的MOSFET的阈值模拟

本文提出了一种简单的模型来描述增强型MOS场效应晶体管的阈值和弱反型工作。对照两维数字模拟对这种模型进行了检查,得到了晶体管特性的准确描述。这种模型具有电流和电导的连续性,适合于低电压低功耗CMOS集成电路的计算机辅助设计。     

两步氧化工艺SOI新技术

应用一种新的两步氧化工艺在多孔硅样品上生长硅分子外延层,能获得大的硅-绝缘体(SOI)结构。第一步低温氧化,氧化底层的大孔硅,以避免多孔硅结构破裂,保障给多孔层氧化提供横向氧源通道。第二步,用较高的温度来氧化剩余多孔硅和硅分子束外延层的底下部分,该部分氧化所需的氧就是通过已氧化的多孔硅底层提供的。新的多孔硅结构是由具有小孔性的顶部多孔硅层和具有大孔性的第二层组成。前者适用于随后将进行的硅外延生长,后者不仅为SOI氧化提供氧通道,而且可以调节多孔硅氧化的体积膨胀。已成功地制造出325μm×2mm的SOI。在10V偏压下,SOI结构的击穿电压约为400V,而SOI层和衬底之间的漏电流密度低于3nA·cm~(-2)。在具有良好特性的SOI结构上已经制造出n沟金属-氧化物-硅场效应晶体管,这表明这种技术适用于超大规模集成电路。     

三维集成电路的发展趋势

九十年代和九十年代之后,超大规模集成电路(VLSI)将达到最小的极限尺寸,封装密度的进一步提高或功能的进一步增加,可能取决于纵向集成技术。 预计三维(3D)集成将具有以下几个优点:1)平行工艺,2)高速工作,3)高封装密度,4)多功能工作。 三维集成电路(3D IC)的基本技术是制备SOI层,并单片式地把它们分层叠加。在SOI中,再结晶层的结晶性能变得更好。最近,用激光再结晶技术在芯片范围内得到了晶轴可控的无缺陷单晶区域。 在二或三层叠加的有源层内,已制作出能说明未来三维集成电路的原理或概念的一些基本功能模型。 本文还将讨论三维结构的应用中子系统的其它一些建议和实现实际的三维集成电路的技术问题,即在复杂的表面拓扑结构上制作高质量SOI晶体的技术、叠层之间信号的相互干扰以及芯片的总功耗和散热问题。