适于SoC的统一设计语言SystemVerilog

顺应SoC的发展趋势,Accellera标准组织提议了一个统一设计语言SystemVerilog。本文主要讨论了SystemVerilog的特点、设计优势、现状和未来趋势等,并给出了一些实例。SystemVerilog是C、C 、Superlog和Verilog的混合,它极大地扩展了抽象结构层次的设计建模和验证的能力,是SoC设计的最佳统一语言。     

微程序实现TCP/IP协议处理器的控制

随着Internet的迅速发展,TCP/IP协议在嵌入式系统中的实现,成为嵌入式Internet发展的瓶颈。用ASIC设计TCP/IP协议器时,根据嵌入式应用的特点,将TCP/IP协议进行简化。从协议处理器简化宏状态转移图出发,根据TCP/IP协议的特点,设计微程序控制单元,该控制单元根据应用层、数据链路层、定时部分和数据通道中的状态信号和控制标志,完成对数据通道、定时部分的控制及与数据链路层、应用层通信的接口,来实现连接的建立、断开和异常情况的处理。     

高性能16位定点DSP的Datapath设计及FPGA验证

随着数字化产品的不断普及，以高速、实时为特点的数字信号处理器(Digital Signal Processors，DSPs)越来越多地应用到国防和消费等各个领域。文章介绍了一款嵌入式高性能16位定点DSPs的Datapath(数据通路)设计，以Datapath中各功能单元为线索，叙述其电路实现及FPGA验证。