TFT-LCD工艺与静电击穿

薄膜晶体管液晶显示（thin film transistor—liquid crystal display，TFT—LCD）的制造工艺是一个复杂的过程，各个环节都可能发生静电击穿（electrostatic discharge，ESD）现象，导致TFT-LCD器件被破坏，极大地影响了良品率。本文根据薄膜晶体管（TFT）生产工艺的实际情况，阐述了产线里各类产品型号的ESD发生状况。在此基础上，对各种设计、工艺过程和工艺参数对ESD造成的影响进行了分析研究，为实际的生产提供了指导作用。     

一种TFT-LCD Vertical Block Mura的研究与改善

在TFT-LCD(Thin Film Transistor-Liquid Crystal Display)以及其他显示器件产品中,Mura是一种比较常见的不良现象,它可以直接影响到产品的画面品质。文章结合生产工艺的实际情况,采用MM,CD,EPM,SEM,FIB等检测设备,对一种Vertical Block Mura进行了大量的实验测试、数据分析和理论研究工作,特别是对其产生的原因创新性地提出了两种方向上的理论观点。通过加强设备科学管理监控,减小耦合电容效应等一系列改善措施,产品质量得到了很大程度的提升,Vertical Block Mura从改善前的26.1%降到了1.3%,从而使Vertical Block Mura得以改善,很大程度地提高了产品的品质,并为今后相关问题的进一步研究和解决奠定了一定的理论基础。     

高速沉积氮化硅薄膜对其化学键及性能的影响

采用等离子增强型化学气相沉积法(RF-PECVD),源气体为NH3/SiH4/N2的混合气体,在330℃的温度下沉积a-SiNx∶H薄膜。研究表明在反应气体流量一定的情况下,反应腔气压对薄膜沉积速率影响最大。采用Fourier红外吸收光谱技术分析a-SiNx∶H薄膜中化学键结构,随着沉积速率的提高,薄膜的化学键结构发生变化,N—H键含量和氮含量增大,Si—H键含量和氢含量降低。薄膜沉积速率是影响薄膜物理和光学性质的重要工艺参数。禁带宽度(E04)主要受薄膜中氮原子含量的调制,随着沉积速率增大,氮原子含量增大。另外,介电常数和折射系数则随之增大。最后得到满足薄膜晶体管性能要求的最佳工艺参数。     

非晶硅TFT栅界面层氮化硅薄膜性能的研究

采用傅里叶变换红外光谱仪、椭偏仪和YAF-5000M等测试仪器，对薄膜晶体栅界面层的键结构及含量、光学性能、物理性能以及晶体管导电性能进行分析研究。重点讨论了键含量与薄膜禁带宽度和介电常数的关系。结果表明：提高栅界面层N—H键含量（或减少Si-H键含量）能提高光禁带宽度和相对介电常数。栅界面层能改善非晶氮化硅薄膜和非晶硅薄膜的界面性能，提高薄膜晶体管的稳定性和场效应迁移率。