Mesh结构P/G布线网络层次化快速分析方法

本文提出了一个基于网络划分的P／G布线网络层次化快速分析方法。其中，对于子网运算，通过对Cholesky分解法三角化对称正定阵的图模型分析，并基于Mesh结构网络的自身特点，提出了一个基于图顶点排序的加速子网分析运算策略；并用基于MPI的并行结构实现了P／G布线网络分析的并行运算。     

用于快速P/G网分析的Cholesky分解法图模型

通过对Cholesky分解法求解线性方程组的分析，建立Cholesky分解法三角化对称正定阵的图模型，并基于该模型及Mesh结构P／G网络的自身特点，提出一个P／G网快速分析算法．实验证明，该算法能大大降低Mesh结构P／G网络的分析运算时间和内存占用．     

亚波长设计中的可制造性验证方法

描述了一种采用分辨率提高技术后用于可制造性设计的验证方法.该方法的目的是验证设计功能与设计目的是否一致,更精确地说,使刻印出来的图像与设计一致.还描述了这种基于模型的验证方法的过程建模,实例说明这种方法的性能.     

片上多核网络存取控制器的设计与实现

提出一种基于片上网络消息传输的高效多核网络存取控制器。该网络存取控制器支持收发双工模式,内置一系列可配置寄存器,采用基于消息表的数据接收方式,通过记录并自动更新不同消息的接收配置信息使数据传输更加高效。使用SMIC 0.18 μm工艺进行综合,结果表明,其工作频率可达300 MHz,规模约为20 443门。     

基于虫洞路由的无HoL阻塞环形架构

提出一种基于虫洞路由的无HoL阻塞环形片上互联网络架构,实现了在不消耗太多资源的前提下,用一级流水线以类虚拟输出队列的方式完全消除队头阻塞和死锁。评估不同参数下该环形架构的性能,与CELL EIB等环形实现相比,该架构以单数据包仅11周期最小延时的性能明显优于其他环形架构,同时最大吞吐率达到25.6 Gb/s。     

用于成品率分析芯片的LVS方法

研究成品率分析芯片的特点和设计流程,提出适用的LVS方法。该方法结合传统的LVS及形式验证,能够解决成品率分析芯片中违反设计规则、版图和电路图不匹配等特殊结构的验证问题。将该方法与传统验证流程相融合,用于成品率分析芯片的设计和验证。实验结果证明,成品率分析芯片验证流程具有正确性和稳定性。     

高速可配RSA加速器设计与实现

为实现高速可配RSA硬件加速器,提出了一种基于基—64蒙哥马利算法的模乘器流水线架构及其对应的可配置存储结构。通过五级流水线的并行运算和存储器的灵活配置,可以高效地实现256位到2048位的RSA运算。实验结果表明:与其他相关工作比较,提出的流水线架构能够取得较好的性能和资源消耗比,加速器在模乘器性能和数据吞吐率方面有明显提高。在73 k门硬件资源下,在1024位RSA运算情况下,实现了333 kbps的数据吞吐率。     

基于双维序路由策略的低能耗NoC网络分配

在片上网络(NoC)的网络分配与任务映射相配合的路径分配中,单维序路由策略会限制可行解空间。为此,提出一种基于双维序路由策略的网络分配方法。在路径分配步骤中采用双维序路由法,设计以带宽、延时和无死锁为约束条件、以降低动态及静态能耗为优化目标的遗传算法。实验结果表明,该方法可以扩大任务映射的可行解空间,求解最小所需带宽比单维序法平均减少6.3%,且在各种带宽场合时均能求得更低能耗解。     

一种基于遗传算法的VDSM IC电源网格动态IR-drop分析新方法

提出了一种用于超深亚微米集成电路电源网格IR-drop验证的新方法.该方法以遗传算法为基础,与已有的分析方法相比,该方法兼具静态IR-drop分析法和动态IR-drop分析法的优点,适用于包含大型组合模块的超大规模集成电路,可主动寻找电路中最大IR-drop.通过对ISCAS85电路实现的验证,发现了静态分析法不能发现的芯片边缘IR-drop问题.实验结果验证了该方法的正确性与有效性.