玻璃基三维集成技术在宽带射频领域的应用

玻璃材料具有良好的射频传输特性和可加工性,在先进封装领域获得广泛关注.文中针对宽带射频领域对于三维封装的需求,研究了玻璃转接板加工以及玻璃基三维堆叠工艺,测试了玻璃堆叠结构的射频性能.在此基础上将射频芯片嵌入在由玻璃转接板和转接框形成的空腔内,实现了两层射频链路的垂直堆叠,从而形成工作频率2 GHz～18 GHz的宽带...     

基于遗传算法的射频工艺容差电性能降维建模

针对射频集成工艺中各类工艺容差电性能的多要素耦合模型研究中由多输入带来的"维数灾难"问题,提出了采用遗传算法进行参数优选降维的方法。以纯BP(Back propagation)神经网络为基本多输入模型,根据集成工艺容差的特点,利用遗传算实现了工艺容差主成分的有效提取。在不降低工艺电性能模型精度的情况下,有效降低了建模所需数据量。通过仿真实验表明,遗传算法对工艺容差参数的筛选符合工艺参数对电性能影响的物理规律,可以准确剔除对电性能耦合弱的工艺参数,从而实现降维目的。同时在建模过程中避免了对大数据样本内在复杂物理机理的研究,既保持了建模的合理准确又降低了建模成本。     

用于微放电器的聚酰亚胺绝缘层的工艺和性能研究

研究了一种应用于微放电器的聚酰亚胺绝缘材料的工艺及性能。分析了聚酰亚胺制备过程中亚胺化程度以及图形化过程中反应离子刻蚀功率、气体流量、气体成分、清洗等因素对于薄膜质量、刻蚀速率和残留物的影响,设计了用于测定聚酰亚胺介电常数和击穿强度的电路。实验表明,当聚酰亚胺热环化采用阶梯升温方式,反应离子刻蚀功率为60 W、O2流量为60 cm3/min(标准状态)、加入5%SF6或10%CHF3时,可保证较好的薄膜质量且获得较高的刻蚀速率。实验测得聚酰亚胺相对介电常数为2.8,介电击穿强度为125 V/μm,使用该聚酰亚胺作为绝缘层而制备的微放电器可在10 kPa SF6中稳定放电。     

微系统与SiP、SoP集成技术

微系统技术是突破摩尔定律极限的重要解决途径之一,受到广泛关注.微系统的实现途径有SoC、SiP和SoP三个层级,其中SiP和SoP以其灵活性和成本优势成为近期最具应用前景的微系统集成技术.综述了SiP和SoP的技术内涵、集成形态以及关键技术,为微系统集成实现提供参考.     

微电铸图形表面平面度提升技术

微电铸技术是制备小尺寸、高精度金属微结构的常用技术.然而,在进行铜微电铸时,产品表面电流密度的分布呈现边缘大、中间小的趋势,从而导致了电铸层厚度分布不均匀的现象.此外,对于同一电铸图形,其边缘和中心的高度分布也不同.采用高精度机械研磨技术结合化学机械抛光技术,可提升微电铸图形的表面平面度.研究表明,152.4 mm幅面...     

硅应力非均匀氧化影响因素及其在纳米孔制作中的应用

在微等离子体无掩模加工研究中,单晶硅在分布应力作用下的非均匀氧化现象决定了采用各向同性刻蚀得到氧化硅空心针尖纳米孔的可行性和可靠性.以V型槽为对象,研究了单晶硅在槽尖端的非均匀氧化现象.利用高温下氧化硅的黏弹性特性,建立了硅在几何约束导致的分布应力作用下的热氧化模型.该模型表明,应力通过抑制氧元素在氧化硅层中的扩散和氧化反应速率来抑制氧化进行,从而非均匀的应力分布造成了非均匀的氧化层厚度.实验证明,硅在应力作用和几何约束下的热氧化,当氧化层厚度仅为160 nm时,不同温度下的厚度非均匀性基本一致,为72%左右;而当氧化厚度增长为1.1μm时,低温与高温下的厚度非均匀性差距显著增大,分别为42%和100%.分析表明,氧化层厚度非均匀性是应力生成与应力释放过程的综合作用结果,受到氧化温度和氧化时间两个可控因素的共同影响.在此基础上,利用硅在950℃下10 h的应力非均匀氧化及后续稀释氢氟酸的各向同性刻蚀成功制作出空心针尖阵列尖端直径为50 nm~200 nm的纳米孔.     

用于微等离子体无掩膜刻蚀的微悬臂梁探针的设计和加工

设计了一种用于微等离子体无掩膜刻蚀加工的微悬臂梁探针结构,即将微等离子体放电器集成在SiO2悬臂梁探针端部的空心针尖上,等离子体从针尖处的纳米孔导出,以实现高精度、高效率的无掩膜扫描刻蚀加工.设计了该悬臂梁探针的加工工艺流程,即对(100)硅片进行各向异性湿法刻蚀得到倒金字塔槽,并双面氧化,然后依次沉积并图形化微放电器的上、下电极和绝缘层,最后背面释放出带空心针尖的SiO2悬臂梁,并加工出针尖尖端的纳米孔.成功制作出质量良好、具有很高成品率的带薄壁空心针尖的SiO2悬臂梁探针阵列及倒金字塔型微放电器.实验结果表明,该微放电器能在3～15 kPa的SF6气体中稳定放电,为悬臂梁探针阵列和微放电器的工艺集成以及Si基材料的无掩膜扫描刻蚀加工奠定基础.     

功率芯片低热阻集成界面性能分析方法

使用瞬态测量界面热阻的方法,分别研究了金锡共晶、纳米银浆半烧结和纳米银浆烧结等集成工艺对功率芯片散热性能的影响,证实了纳米银浆烧结工艺具有更低的界面热阻(0.215 K/W),是最优的低热阻集成工艺.在此基础上,结合X-ray成像方法和扫描电子显微成像方法,解释了产生该现象的微观机理.研究表明,利用瞬态法分析功率芯片封...     

宽带射频SiP集成工艺IP建模仿真技术及应用

宽带射频SiP中包含不同功能基板、金丝金带级联、射频类同轴互连等工艺传输单元,这些传输单元的结构要素及其工艺容差对组件的宽带性能影响较大,但在理想的射频链路仿真往往被忽略,导致实测与仿真设计值偏差较明显.针对此问题,文中通过电磁仿真优化、射频性能提参、神经网络建模及封装技术,开发了一批宽带微波集成工艺IP,并以一款宽带...