基于PCI总线的高速实时数据采集系统

本文介绍了一种基于PCI总线的高速实时数据采集系统的设计与实现方法．主要讨论了高速数据采集的存储与传输的硬件解决方案，以及该系统的控制逻辑的实现，最后给出了控制逻辑仿真波形。     

基于ISA总线的ADSP21160链路口加载

本文主要介绍了通过ISA总线对ADSP21160进行链路口加载，并简要介绍了ADSP21160的链路口的特点及功能。     

通信瓶颈下的实时并行任务分配研究

提出了实时并行任务粒度划分的具体设计方法，采用了系统内通信迟延最小的约束条件进行多处理器上的任务分配，解决了高速实时信号处理中的数据通信瓶颈问题。在自行设计的超立方体结构的通用信号处理机上，实现了空时二维自适应信号处理和SAR实时成像，显著减小了数据通信迟延，提高了并行效率和性价比。     

机载雷达空时二维信号处理自适应权值训练的距离分段递推算法

本文针对机载预警雷达的杂波环境，分析了杂波数据的非平稳性，由此提出在距离上分段实现空时二维自适应处理（STAP）的方法，并通过分析杂波于空间的距离来确定分段的方法。在同时考虑实时性和处理器性能的前提下，给出了一种自适应权值计算的递推算法。理论分析和计算机仿真结果均表明，本文提出的分段递推算法是有效的。     

基于核函数的多极化HRRP识别

针对多极化雷达高分辨距离像(HRRP)识别中数据量大、分布复杂和识别算法复杂的问题,提出了基于核函数的识别方法.该方法首先定义了两种基于多极化HRRP的核函数,然后将其分别应用到核主分量分析(KPCA)中降维和提取特征,最后采用最近邻(1NN)分类器和支持矢量机(SVM)分类器对目标进行分类.该方法可以在不丢失极化信息的情况下,将多极化HRRP作为一个整体进行识别,降低了识别算法的复杂度.多极化HRRP数据的仿真实验结果显示,该方法的识别率比单极化HRRP提高7%～10%;与其他多极化HRRP识别方法相比,该方法不仅降低了提取特征的维数,而且还提高了识别性能.     

基于DRFM的脉冲多普勒雷达组合干扰及其效能评估

脉冲多普勒雷达具有较强的抗干扰能力，对其实施有效干扰有一定的困难。本文仿真研究了两种基于数字射频存储器的脉冲多普勒雷达组合干扰技术，并分别提出了脉冲多普勒雷达压制性干扰和欺骗性干扰的干扰效果度量方法，该方法在具体应用场合更贴近于干扰抗干扰的动态对抗过程。     

实时操作系统Virtuoso在多DSP系统中的应用

随着DSP的功能越来越强大,及结构更加复杂,使得多DSP并行系统的软件开发变得十分困难,而Virtuoso是应用于DSP环境的功能强大的实时操作系统,其虚拟单处理器模式使多处理器系统的软件编程如同单处理器一样简便,简化了任务在多处理器间的分配以及各任务间的通讯.文中在详细叙述Virtuoso内核结构及其工作原理基础上,讨论了应用程序的结构及开发过程. 基于Virtuoso的应用程序具有可移植性、可裁减性、可维护性的特征,使得多DSP软件的开发效率大大提高.     

FPGA与DSP的高速通信接口设计与实现

对ADI公司TigerSHARC系列的两种典型DSP芯片TS101[1]和TS201[2]的链路口性能进行了分析和比较,并给出了FPGA与这两种DSP芯片通过链路口进行双工通信的设计,为FPGA+DSP实时处理系统的内部数据通信提供了更加稳定和完善的通道。     

弹载SAR图像几何失真校正误差分析

该文主要讨论了弹载侧视合成孔径雷达(SAR)在导弹下降飞行过程中所获取图像的几何失真校正及其误差分析问题。由于要求成像的过程中,弹体的高度在不断减小,SAR图像存在严重的几何失真,该文根据成像过程中的几何关系,说明了采用子孔径RD算法获得的SAR图像几何失真的校正方法,着重对校正后图像的几何失真误差进行了分析,通过成像处理仿真试验验证了几何校正方法以及误差分析的正确性。     

快速二进制补码平方运算算法及结构

针对二进制补码平方运算的特点，提出了一种快速实现算法，即利用专用集成电路设计中的标准单元库中低位乘法（平方）构件或通过其他算法实现的模块，并经部分积重组而形成更少的部分积，行数仅5行，与闰方位宽无关，极大地缩短了加法阵列的计算时间，同时在一定程度上减少了系统所用资源。