排序方式: 共有93条查询结果,搜索用时 31 毫秒
1.
2.
徐秋霞 《西华大学学报(自然科学版)》2017,36(6):101-104
利用初等方法和解析方法,研究Smarandache函数φ(n)、δk(n)分别与本文定义的数论函数a(n)和b(n)的混合均值,获得了4个较强的渐近进公式,从而拓展了经典的算术函数的相关研究工作。 相似文献
3.
深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物. 相似文献
4.
介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术. 该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27nm CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造. 相似文献
5.
对基于Top-Down加工技术的纳米电子器件如:单电子器件、共振器件、分子电子器件等的研究现状、面临的主要挑战等进行了讨论. 采用CMOS兼容的工艺成功地研制出单电子器件,观察到明显的库仑阻塞效应;在半绝缘GaAs衬底上制作了AlAs/GaAs/In0.1Ga0.9As/GaAs/AlAs双势垒共振隧穿二极管,采用环型集电极和薄势垒结构研制的共振隧穿器件,在室温下测得其峰谷电流比高达13.98,峰电流密度大于89kA/cm2;概述了交叉阵列的分子存储器的研究进展. 相似文献
6.
一、引言集成电路的发明主要是由于人类掌握了先进的平面型器件结构的设计和加工技术,即在硅表面层几微米厚的区域中可以在相容的工艺条件下制作完成晶体管、电阻和电容的结构。这种以平面型技术为基础的集成电路,其元、器件布局是二维排列,称二维集成 相似文献
7.
提出了一种在HfSiON介质上,采用非晶硅为硬掩膜的选择性去除TaN的湿法腐蚀工艺。由于SC1(NH4OH:H2O2:H2O)对金属栅具有合适的腐蚀速率且对硬掩膜和高K材料的选择比很高,所以选择它作为TaN的腐蚀溶液。与光刻胶掩膜和TEOS硬掩膜相比,因非晶硅硬掩膜不受SC1溶液的影响且很容易用NH4OH溶液去除(NH4OH溶液对TaN和HfSiON薄膜无损伤),所以对于在HfSiON介质上实现TaN的选择性去除来说非晶硅硬掩膜是更好的选择。另外,在TaN金属栅湿法腐蚀和硬掩膜去除后, 高K介质的表面是光滑的,这可防止器件性能退化。因此,采用非晶硅为硬掩膜的TaN湿法腐蚀工艺可以应用于双金属栅集成,实现先淀积的TaN金属栅的选择性去除。 相似文献
8.
研究了用Ni进行金属诱导横向晶化(MILC)制备大尺寸多晶硅晶粒的结构改进和工艺条件优化,改进了MILC的结构,通过在埋层氧化层上开出与衬底相连的籽晶区,减少了大晶粒多晶硅中的缺陷分布;同时在前人的基础上优化了退火温度及时间,用Secco腐蚀液观察了晶粒大小和间界分布,最后得到了质量更好的大晶粒多晶硅,其大小在70~80μm左右.同时讨论了MILC后生成的NiSi2的去除方法,成功地去除了高温退火后生成的NiSi2,大大减小了Ni在多晶硅层中的分布,保证了将MILC方法成功应用于实现深亚微米器件的研究中. 相似文献
9.
A novel dry etching process of a poly-Si/TaN/HfSiON gate stack for advanced complementary metal-oxide-semiconductor(CMOS) devices is investigated.Our strategy to process a poly-Si/TaN/HfSiON gate stack is that each layer of gate stack is selectively etched with a vertical profile.First,a three-step plasma etching process is developed to get a vertical poly-Si profile and a reliable etch-stop on a TaN metal gate.Then different BCl3-based plasmas are applied to etch the TaN metal gate and find that BCl3/Cl2/O2/Ar plasma is a suitable choice to get a vertical TaN profile.Moreover,considering that Cl2 almost has no selectivity to Si substrate, BCl3/Ar plasma is applied to etch HfSiON dielectric to improve the selectivity to Si substrate after the TaN metal gate is vertically etched off by the optimized BCl3/Cl2/O2/Ar plasma.Finally,we have succeeded in etching a poly-Si/TaN/HfSiON stack with a vertical profile and almost no Si loss utilizing these new etching technologies. 相似文献
10.