排序方式: 共有9条查询结果,搜索用时 31 毫秒
1
1.
对宽禁带半导体材料碳化硅的异质外延技术以及碳化硅集成电路单项工艺技术进行了讨论 ,比较了不同的工艺对集成电路制造的影响 .介绍了工作于 5V电压下的碳化硅数字互补型金属氧化物半导体集成电路工艺技术 . 相似文献
2.
MOSFET器件继续微缩则闸极氧化层厚度将持续减小,在0.13μm的技术闸极二氧化硅的厚度必须小于2 nm,然而如此薄的氧化层直接穿透电流造成了明显的漏电流.为了降低漏电流,二氧化硅导入高浓度的氮如脱耦等离子体氮化制备氮氧化硅受到高度重视.然而,脱耦等离子体氮化制备氮氧化硅的一项顾虑是pMOSFET负偏压温度的失稳性.在此研究里测量了脱耦等离子体氮化制备氮氧化硅pMOSFET负偏压温度失稳性,并且和传统的二氧化硅闸电极比较,厚度1.5 nm的脱耦等离子体氮化制备氮氧化硅pMOSFET和厚度1.3 nm的二氧化硅pMOSFET经过125℃和10.7MV/cm的电场1 h的应力下比较阈值电压,结果显示脱耦等离子体氮化制备氮氧化硅pMOSFET在负偏压温度应力下性能较差.在15%阈值电压改变的标准下,延长10年的寿命,其最大工作电压是1.16 V,可以符合90 nm工艺1 V特操作电压的安全范围内. 相似文献
3.
碳化硅异质外延薄膜生长及表面缺陷研究 总被引:1,自引:0,他引:1
讨论了引入Ⅲ-V族氮化物为蓝宝石与碳化硅中间的缓冲层,用常压气相外延手段在蓝宝石/Ⅲ-V族氮化物复合衬底上异质外延碳化硅薄膜的过程,在C面(0001)蓝宝石上成功地生长出Sic薄膜,扫描电子显微镜显示薄膜表面连续,光滑,证明良好的氮化物缓冲层对碳化硅薄膜异质生长具有重要的意义,同时在表面发现直径为1-10μm的六角形缺陷,对缺陷面密度与工艺参数的关系进行了分析,并对缺陷产生的机理进行了探讨,认为反应产生物的腐蚀是产生六角形缺陷的来源。 相似文献
4.
蓝宝石衬底异质外延碳化硅薄膜反应机理研究 总被引:1,自引:0,他引:1
对宽禁带半导体材料碳化硅薄膜的异质外延工艺和反应机理进行了讨论,针对实验使用常压水平卧式反应室,分析了生长过程中气流流速分布、反应室内温度分布以及反应气体浓度分布,指出“汽相结晶”过程对薄膜生长区Si/C比例有很大影响,从而影响了碳化硅薄膜的生长速率,在SiC薄膜的生长过程中,对Si/C原子比例的控制一直是影响薄膜表面形貌和膜层掺杂浓度的重要因素。这很好地解释了薄膜生长过程中出现的异常现象。 相似文献
5.
6.
冷阴极反离子镀技术自从问世以来,由于具有高电离度和较高的离子能量,因而在镀制高硬度、高耐磨性薄膜方面得到了广泛的应用。如切削刀具、模具上的硬质薄膜、汽缸活塞环发动机内壁上的抗磨损薄膜,等等。同时由于电弧离子镀设备结构简单、镀膜过程容易控制,它在装饰镀方面也获得了广泛的应用,如仿金镀以及一些五金件的装饰镀。但是由于普通电弧离子镀膜过程中阴极会产生大量液滴(微粒),并与金属离子一起沉积在基片上,因而限 相似文献
7.
随着集成电路向高集成度、高可靠性方向的发展,铜互连工艺的可靠性问题逐渐显得重要.分析和比较了铜互连关键工艺,叙述了对铜互连损耗和铜通孔损耗的研究进展,对铜互连基本可靠性单元进行了讨论,指出现在仍然存在的问题,并给出了解决这些关键技术可能的方法. 相似文献
8.
MOSFET器件继续微缩则闸极氧化层厚度将持续减小,在0.13μm的技术闸极二氧化硅的厚度必须小于2nm,然而如此薄的氧化层直接穿透电流造成了明显的漏电流。为了降低漏电流,二氧化硅导入高浓度的氮如脱耦等离子体氮化制备氮氧化硅受到高度重视。然而,脱耦等离子体氮化制备氮氧化硅的一项顾虑是pMOSFET负偏压温度的失稳性。在此研究里测量了脱耦等离子体氮化制备氮氧化硅pMOSFET负偏压温度失稳性,并且和传统的二氧化硅闸电极比较,厚度1.5nm的脱耦等离子体氮化制备氮氧化硅pMOSFET和厚度1.3nm的二氧化硅pMOSFET经过125℃和10.7MVcm的电场1h的应力下比较阈值电压,结果显示脱耦等离子体氮化制备氮氧化硅pMOSFET在负偏压温度应力下性能较差。在15%阈值电压改变的标准下,延长10年的寿命,其最大工作电压是1.16V,可以符合90nm工艺1V特操作电压的安全范围内。 相似文献
9.
SiC新型半导体器件及其应用 总被引:4,自引:0,他引:4
给出SiC半导体分立器件与集成电路的研究现状,分析了制约SiC半导体器件发展的主要问题,同时给出了SiC分立器件与集成电路的应用现状,并对其应用前景进行了展望。 相似文献
1