排序方式: 共有81条查询结果,搜索用时 0 毫秒
1.
2.
基于0.13μm CMOS工艺,设计了一种应用于硅微条探测器读出电路的12-bit 80MS/s流水线模数转换器。该模数转换器采用双输入运放共享倍乘数模转换器(MDAC)结构,使运放的输入端交替连接至VCM进行复位,不需要额外时钟消除级间记忆效应。比较器的比较时刻选择在下一级底极板采样开关断开之后而运放还保持在本级输出的相位,使比较器的回踢噪声不会对下级采样信号产生影响。当输入信号在1 MHz时,电路仿真结果得到:信号噪声失真比(SNDR)为71.6 dB,无杂波动态范围(SFDR)为85.6 dB,总谐波失真(THD)为-81.8 dB,有效位数(ENOB)为11.61 bit。 相似文献
3.
设计了一种14位100 MS/s的流水线模数转换器(ADC)。采样保持电路与第1级2.5位乘法数模转换器(MDAC1)共享运放,降低了功耗。提出了一种改进的跨导可变双输入开关运放,以满足采样保持和MDAC1对运放的不同要求,并消除记忆效应和级间串扰。ADC后级采用5级1.5位运放共享结构。基于0.18 μm CMOS工艺,ADC核心面积为1.4 mm2。后仿真结果表明,在1.8 V电源电压下,当采样速率为100 MS/s、输入信号频率为46 MHz时,ADC的信噪比(SNR)为82.6 dB,信噪失真比(SNDR)为78.7 dB,无杂散动态范围(SFDR)为84.1 dB,总谐波失真(THD)为-81.0 dB,有效位数(ENOB)达12.78位。ADC整体功耗为116 mW。 相似文献
4.
针对低频下数字集成电路实现时序收敛需要插入大量缓冲器而导致芯片布线困难、运行时间较长等问题,提出了一种降低时钟树级数与增加保持时间余量相结合的时钟树综合方案。基于CSMC 0.35 μm CMOS工艺,采用提出的方案,使用IC Compiler和Prime Time工具,分别完成了应用于高精度隔离型Σ-Δ ADC芯片的低速数字滤波器的物理设计以及静态时序分析。结果表明,与传统方案相比,保持时间负松弛总值降低了95.62%,时序收敛所需缓冲器个数减少了约98.13%,运行时间缩短了97.25%,有效地降低了布线拥塞程度,快速有效地实现了时序收敛。 相似文献
5.
当前忆阻器等效电路中的传统运算放大器存在功耗高、噪声大等问题。针对这些问题,基于简化差分对设计了两种极简化的运算放大器。通过电路仿真对两种简化运算放大器与传统运算放大器进行功耗与噪声仿真分析。结果表明,与三种传统运算放大器相比,该简化运算放大器的功耗最低,抗噪声性能最优。运算放大器的总功耗为15 mW,等效输出噪声电压为11.55 nV·Hz-1/2,噪声系数为35.873 dB。基于两种简化运算放大器,设计了一种二阶荷控忆阻器等效电路。通过理论分析、电路仿真和硬件电路板基实验,对该等效电路的忆阻特性进行了分析与验证。 相似文献
6.
在数模混合集成电路中,时钟信号是数据传输的基准,它对芯片能否正常工作起决定性的作用。由于数模混合集成电路的特殊性,在对时钟信号进行时钟树综合时,要对其进行特殊的处理。以串行外设接口及电平移位模块为例,提出了一种针对数模混合芯片中数字电路的时序收敛方案,验证结果表明此方案能够使时序很好地收敛。 相似文献
7.
8.
提出一种应用于CMOS图像传感器的新型光电检测器件-双极型光栅晶体管,并建立了其瞬态等效电路模型,利用电路模拟软件HSPICE的多瞬态分析法对双极型光栅晶体管的光电流特性进行了仿真,分析得出这种新型器件在0.6μmCMOS工艺参数下,由于引入pn注入结加速了光电荷的读出速率,光电流随外加电压呈指数式增长,与普通光栅晶体管相比,蓝光响应特性有较大改善。 相似文献
9.
10.
设计了一种高性能的全差分型折叠式共源共栅放大器。一方面,电路中使用了斩波技术和AB类推挽技术,以提高放大器的精确度和动态性能;另一方面,放大器中的电流源采用自级联结构,可以进一步提高电路的电压裕度和鲁棒性。本电路基于华润上华CMOS 0.35 μm工艺实现,版图面积为640 μm×280 μm,Spectre后仿真结果表明,在电源电压为5 V且斩波频率为156.25 kHz的情况下,等效输入噪声为1.11 nV/Hz1/2,失调电压为61.5 μV,功耗为1.22 mW。 相似文献