排序方式: 共有6条查询结果,搜索用时 0 毫秒
1
1.
除运算采用泰勒级数展开,用5级流水线结构,查找表大小缩小为2.5kB,并获得固定延迟.FPGA综合结果表明,与其他设计电路相比,面积减小了33%. 相似文献
2.
随着第三代(3G)手持电子产品的发展,极大地拓宽了实时图形学的应用领域,而纹理映射是提高图形真实感最为有效的方法。电子技术的发展,为硬件加速芯片的设计提供了更多的选择。设计了基于FPGA的纹理映射电路,采用MIPmapping纹理映射算法,电路由纹理映射地址计算、三线性滤波和纹理存储器三部分组成。综合结果表明,对于24bits像素的绘制速度可达到41.145Mpixels/s和329.16Mtexels/s。 相似文献
3.
3D图形硬件加速中,纹理映射属于像素处理阶段,透视校正中的纹理地址计算的特点是计算量大,且有实时性要求。本文设计了一个流水线脉动阵列结构来提高数据吞吐量。阵列的处理器单元(PE)为基于IEEE754单精度的32位浮点乘累加器,同时计算纹理坐标的除法电路也为单精度。 相似文献
4.
5.
本文提出的便携式电能质量分析仪采用虚拟仪器开发平台来代替传统的硬件电路,具有简单、实用的特点.主要介绍了数据采集硬件电路的组成,并对谐波功率、电压波动和闪变、DFT三种效应等测试中的相关问题提出解决方案. 相似文献
6.
本提出的便携式电能质量分析仪采用虚拟仪器开发平台来代替传统的硬件电路,具有简单、实用的特点。主要介绍了数据采集硬件电路的组成,并对谐波功率、电压波动和闪变、DFT三种效应等测试中的相关问题提出解决方案。 相似文献
1