机械力固相化学反应法制备纳米氧化铈粉末

以氯化铈为原料,采用机械力固相化学反应首先制备出前驱体,用DTA-TG分析前驱体的热分解温度,然后将前驱物热分解2.5h,得到二氧化铈粉体,用XRD、SEM和TEM进行表征。结果表明获得了平均粒径小于100nm、分布均匀的纳米CeO2。     

高压SOI器件介质场增强

提高纵向耐压是研究绝缘体上的硅(Silicon-on-insnlator,简称SOI)高压器件之瓶颈,经过多年研究,总结出了SOI高压器件介质场增强(Enhanced Dielectric Layer Field,简称ENDIF)理论与技术,通过增强介质埋层电场来提高击穿电压.给出增强介质埋层电场的3项技术,即在埋层上界面引入电荷、降低埋层介电系数、采用超薄顶层硅.基于ENDIF,提出了一系列SOI高压器件结构,即电荷型SOI高压器件、低k和变k埋层SOI高压器件、薄硅层阶梯漂移区SOI高压器件,建立了相应的耐压模型,并研制出大于700V的双面电荷槽SOI横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor,简称LDMOS).     

一种具有双面界面电荷岛结构的SOI高压器件

首次提出一种新的具有双面界面电荷岛结构的SOI高压器件(DCI SOI).该结构在SOI器件介质层上下界面分别注入形成一系列等距的高浓度n+区及p+区.器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子.引入的界面电荷对介质层电场(EI)产生附加增强场(ΔEI),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(ΔES),避免在硅层提前击穿,从而有效提高器件的击穿电压(BV).详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响,在5 μm介质层、1 μm顶层硅上仿真获得750 V高耐压,较常规结构提高254.4%,其中,附加场ΔEI和ΔES分别达到642.5 V/μm和24 V/μm.     

基于薄埋氧层及三顶层硅的SOI高压LDMOS研究

详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n+层,当器件处于反向阻断状态时,高浓度n+区部分耗尽,漏端界面处已耗尽n+层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4μm BOX上获得了624V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。     

半导体器件老炼筛选试验设计

老炼筛选试验是有效剔除内含固有工艺缺陷的半导体器件,以及保证半导体器件使用可靠性的重要途径。本文阐述了半导体器件早期失效的基本概念,并给出了半导体器件早期失效率的预计方法。在此基础上提出了半导体器件老炼筛选试验设计方法,以期最大限度地保证半导体器件出厂后的使用可靠性。     

Complementary charge islands structure for a high voltage device of partial-SOI

A new partial-SOI(PSOI) high voltage device structure named CNCI PSOI(complementary n~+-charge islands PSOI) is proposed.CNCI PSOI is characterized by equidistant high concentration n~+ -regions on the top and bottom interfaces of a dielectric buried layer of a PSOI device.When a high voltage is applied to the device,complementary holes and electron islands are formed on the two n~+-regions on the top and bottom interfaces,therefore effectively enhancing the electric field of the dielectric buried layer(E_I) and increasing the breakdown voltage (BV),alleviating the self-heating effect(SHE) by the silicon window under the source.An analytical model of the vertical interface electric field for the CNCI PSOI is presented and the analytical results are in good agreement with the 2D simulation results.BV and E_I,of the CNCI PSOI LDMOS increase to 591 V and 512 V/μm from 216 V and 81.4 V/μm of the conventional PSOI with a lower SHE,respectively.The influence of structure parameters on the device characteristics is analyzed for the proposed device in detail.     

具有互补电荷岛结构的PSOI高压器件

本文提出一种新的具有互补n+-电荷岛结构的PSOI高压器件（CNCI PSOI）。该结构在PSOI器件介质层上下界面分别注入形成一系列等距的高浓度n+区。器件外加高压时,在上下介质层的n+-区域之间形成互补的空穴和电子岛,因此能有效的增强界面电场(EI) 和提高耐压(BV),通过源下的硅窗口还能减小器件的自热效应。本文分析了CNCI PSOI 的垂直界面电场的模型,分析结果和二维仿真结果吻合。CNCI PSOI LDMOS 在较低的自热效应的情况下,BV 和EI从常规PSOI的 216V 和81.4V/μm 提高到591V 和512 V/μm。文中详细研究了结构参数对所提出的器件性能的影响。     

一种新的基于E-SIMOX衬底的PSOI高压器件

首次提出了一种新的采用E-SIMOX技术的界面电荷岛结构的PSOI高压器件(NI PSOI)。该结构在SOI器件介质层上界面注入形成一系列等距的高浓度N+区。器件外加高压时,纵向电场所形成的反型电荷将被未耗尽N+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子。详细研究NI PSOI工作机理及相关结构参数对BV的影响,在0.375μm介质层、2μm顶层硅上仿真获得188 V高耐压,较常规结构提高54.1%,其中附加场EI和ES分别达到190 V/μm和13.7 V/μm。     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

一种新的互补N+-电荷岛SOI高压器件

本文提出一种新的互补n＋界面电荷岛结构的SOI高压器件（CNI SOI）及其耐压模型。该结构在SOI器件埋介质层上下界面形成等距的高浓度n＋区。当器件外加高压时,在上下界面的两个n+区间形成互补的空穴和电子电荷岛。引入的界面电荷能有效增强埋介质层电场EI,降低顶层硅电场ES,有效提高器件的击穿电压。本文详细研究CNI SOI工作机理及相关结构参数对BV的影响,在1μm介质层、5μm顶层硅上二维仿真获得731V/μm的EI 和 750V的BV,其中增强的△EI和降低的△ES分别达到641.3 V/μm和23.73V/μm。