全文获取类型
收费全文 | 372篇 |
免费 | 69篇 |
国内免费 | 25篇 |
专业分类
电工技术 | 11篇 |
综合类 | 21篇 |
化学工业 | 53篇 |
金属工艺 | 11篇 |
机械仪表 | 10篇 |
建筑科学 | 5篇 |
矿业工程 | 4篇 |
轻工业 | 24篇 |
水利工程 | 8篇 |
石油天然气 | 11篇 |
武器工业 | 2篇 |
无线电 | 37篇 |
一般工业技术 | 17篇 |
冶金工业 | 17篇 |
原子能技术 | 3篇 |
自动化技术 | 232篇 |
出版年
2023年 | 1篇 |
2022年 | 3篇 |
2021年 | 6篇 |
2020年 | 4篇 |
2019年 | 9篇 |
2018年 | 6篇 |
2017年 | 2篇 |
2016年 | 7篇 |
2015年 | 11篇 |
2014年 | 21篇 |
2013年 | 13篇 |
2012年 | 19篇 |
2011年 | 25篇 |
2010年 | 19篇 |
2009年 | 34篇 |
2008年 | 36篇 |
2007年 | 37篇 |
2006年 | 33篇 |
2005年 | 20篇 |
2004年 | 18篇 |
2003年 | 25篇 |
2002年 | 12篇 |
2001年 | 9篇 |
2000年 | 12篇 |
1999年 | 10篇 |
1998年 | 6篇 |
1997年 | 8篇 |
1996年 | 7篇 |
1995年 | 6篇 |
1994年 | 5篇 |
1993年 | 2篇 |
1992年 | 4篇 |
1991年 | 3篇 |
1990年 | 4篇 |
1989年 | 1篇 |
1988年 | 5篇 |
1987年 | 6篇 |
1986年 | 4篇 |
1985年 | 1篇 |
1984年 | 1篇 |
1982年 | 1篇 |
1981年 | 2篇 |
1980年 | 4篇 |
1979年 | 3篇 |
1966年 | 1篇 |
排序方式: 共有466条查询结果,搜索用时 31 毫秒
1.
2.
悬浮共聚粒径大小及分布的研究 总被引:9,自引:0,他引:9
本文以丙烯酸酯系列为原料,采用悬浮聚合的方法形成聚合物,研究引发剂的用量和种类,交联剂的用量,水油比,分散剂的用量和种类,搅拌速度,单体种类等因素对粒径大小及分布的影响。 相似文献
3.
本文对二十余年来人们在逻辑与数据库相结合领域所作的工作进行了归纳总结,并把它们区分为三类:理论和完全关系结构方法,纯理论方法以及理论和不完全关系结构方法。本文简要介绍了这三种方法的基本思想和关键技术,并讨论了它们各自的特点和适用范围。 相似文献
4.
5.
SIMD单元集成已经成为提高处理器性能的重要途径之一。虽然定点SIMD单元的硬件复用低成本设计技术已经较为成熟,但是,大部分浮点SIMD单元的硬件设计还停留在简单的硬件复制方法上。本文针对日益增长的128位高精度浮点操作的计算需求,提出了其相应的SIMD低成本硬件结构方案。综合实验结果表明,所提出的SIMD浮点乘加单元比传统128位高精度浮点乘加单元具有更加优化的性能与面积参数。 相似文献
6.
同步电路由全局时钟信号周期性地驱动计算,而异步电路只在需要的时候才进行运算,因此异步电路具有天然的低功耗优势。当前的解同步异步电路设计方法仅根据同步电路的物理拓扑结构进行异步设计,而没有考虑同步电路的本身功能行为及所处理数据的特点。本文首先分析了物理拓扑结构、电路功能行为及处理数据对低功耗设计的影响,然后设计实现了一款低功耗异步乘法器。实验表明,实现的乘法器相对于传统解同步异步乘法器具有更低的功耗与更高的性能。 相似文献
7.
电沉积Ni-W非晶合金及Ni-W-SiC复合层 总被引:2,自引:0,他引:2
以电化学和络合物化学理论为依据,利用“诱导共沉积”效应,选好合适的络合剂,在金属表面电沉积Ni-W及其复合镀层。研究了镀液组成、pH值、温度和电流密度对Ni-W合金层及其复合层电沉积的影响;讨论了热处理温度对非晶态Ni-W合金层及其复合层硬度的影响以及非晶态合金镀层的结构和结合力。结果表明:采用适宜的镀液组成和工艺条件,可得到W含量大于44%的合金镀层。W含量大于44%的合金层及其复合层呈非晶态结构;经热处理后,非晶态合金层的硬度明显增加,含46%W的合金层及其复合层的硬度分别可达到1350Hv和1520Hv,在铜、碳钢和不锈钢上的结合力良好。 相似文献
8.
9.
为了提高H.264视频编码效率,基于计算统一设备架构(CUDA)的并行全搜索运动估计算法,并利用GPU强大的计算能力和CUDA优化的存储层次结构,以加速H.264编码中的运动估计.与传统的以牺牲视频质量来提升运动估计性能的方法不同,该算法在保证视频质量的同时,结合运动估计计算密集、计算量大等特点,充分利用CUDA架构的并行性加快运动估计的速度,从而达到提高实时编码速度的目的.在GTX280实验平台上的实验结果显示,采用文中算法比优化的CPU实现可获得高达70倍的加速比. 相似文献
10.
随着工艺的进步,微处理器将面临越来越严重的软错误威胁.文中提出了两种片上多核处理器容软错误执行模型:双核冗余执行模型DCR和三核冗余执行模型TCR.DCR在两个冗余的内核上以一定的时间间距运行两份相同的线程,store指令只有在进行了结果比较以后才能提交.每个内核增加了硬件实现的现场保存与恢复机制,以实现对软错误的恢复.文中选择的现场保存点有利于隐藏现场保存带来的时间开销,并且采用了特殊的机制保证恢复执行和原始执行过程中load数据的一致性.TCR执行模型通过在3个不同的内核上运行相同的线程实现对软错误的屏蔽.在检测到软错误以后,TCR可以进行动态重构,屏蔽被软错误破坏的内核.实验结果表明,与传统的软错误恢复执行模型CRTR相比,DCR和TCR对核间通信带宽的需求分别降低了57.5%和54.2%.在检测到软错误的情况下,DCR的恢复执行带来5.2%的性能开销,而TCR的重构带来的性能开销为1.3%.错误注入实验表明,DCR能够恢复99.69%的软错误,而TCR实现了对SEU(Single Event Upset)型故障的全面屏蔽. 相似文献