基于哈佛结构的单周期堆栈处理器设计

本文设计了一种基于Forth语言的堆栈式16位单周期处理器,该处理器含有深度为32的数据栈、返回栈和哈佛存储结构,其指令集包括29条指令,它的所有指令均在单个周期内执行完成．此处理器在Xilinx公司的XC5VLX110T FPGA开发板上实现的最高时钟频率为162．7M Hz ．本文首先介绍了此处理器的设计方法、整体结构和指令集,然后分析指令单周期执行的机制,最后给出了处理器的仿真和综合结果及其分析．     

二模冗余MIPS处理器的设计与实现

基于二模冗余技术和FPGA动态部分可重构技术设计了一种二模冗余MIPS处理器。处理器可以在不中断系统运行的同时,使用动态可重构技术修复系统故障;通过对系统内部重要模块设置冗余逻辑,保证了系统的稳定性。这两种技术的使用使得本处理器与其他处理器相比具有更高的可靠性和更长的寿命。处理器系统在Xilinx公司XC5VLX110T开发板的上板测试结果表明,此处理器能正常运行。