首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   3篇
  免费   0篇
自动化技术   3篇
  2023年   1篇
  2021年   1篇
  2012年   1篇
排序方式: 共有3条查询结果,搜索用时 0 毫秒
1
1.
量子算法与物理实现是量子计算机研究中的两个基本问题。本文首先总结了相关领域的主要进展,并讨论了有代表性的量子算法,特别介绍了用于求解线性方程组的量子算法,分析了影响新量子算法提出的因素。然后,探讨了物理实现的迪文森佐判据,并介绍了典型的实现方案及性能比较。同时,也关注了对量子计算机研究持有异议的观点。最后,对量子计算机的新研究方向作了探讨。  相似文献   
2.
面向为航空航天、舰船等移动高端装备提供受限条件下的高算力,嵌入式云、天基超算等集成多样化异构资源的集中式计算平台逐渐成为新一代高端装备电子信息系统的研究热点.现有商用以太网交换芯片面向数据中心、园区网等大规模高性能网络组网需求设计,难以满足移动高端装备集中式计算平台在能效、散热、业务优化等方面的敏捷交换需求.面向为移动高端装备中异构计算资源提供高能效、低功耗的敏捷连接能力,国防科技大学计算机学院提出了端到端敏捷交换解决方案,并自主研发了系列化银河衡芯敏捷交换芯片,是现有国产以太网交换芯片的有力补充.其中,YHHX-DS40嵌入式敏捷交换芯片面向数据流交换,集成4个万兆以太网接口和4个千兆以太网接口,支持应用层精细交换和异构资源统一连接,具有全线速交换能力,典型功耗仅为1.6W.  相似文献   
3.
时间敏感网络(time-sensitive networking,TSN)通过时空资源规划保证关键流量传输的实时性和确定性,规划工具在分配时间资源时使用关键帧,在重负载情况下进出芯片的最大交换延时时作为输入参数.为了满足TSN应用的低传输延时要求,TSN芯片设计时需要以最小化最大交换延时为重要目标.当前商用TSN芯片一般采用单流水线交换架构,容易在流水线的入口处发生“完整帧阻塞”问题,导致芯片的最大交换延时难以降低.针对此问题,提出了一种基于时分复用的多流水线交换架构(n-pipeline switching architecture,nPSA)该架构将“完整帧阻塞”问题优化成“切片阻塞”问题.同时,提出了面向时分复用机制的加权轮询式时隙分配算法(WRRSA)以求解不同端口类型组合下的时隙分配方案.目前n PSA架构和WRRSA算法已经在OpenTSN开源芯片和“枫林一号”ASIC芯片(HX-DS09)中得到应用.实际测试结果显示,长度为64 B的关键帧在OpenTSN芯片和“枫林一号”芯片中经历的最大交换延时分别为1648 ns和698 ns,与基于单流水线架构的TSN交换芯片的理论...  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号