可复用微处理器片上调试功能的设计与实现

为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事件的统计等片上调试功能.该方法已在自主研发的SuperV_EF01 DSP上实现.在CMOS 90 nm 工艺下的综合结果表明,新增的片上调试功能不影响SuperV_EF01 DSP的关键路径时序,而芯片总面积仅增加了3.87％.     

一种新的连续时间Sigma-delta调制器系统设计方法

连续时间结构sigma-delta调制器中包括两种频域,是该结构设计的难点之一.本文在分析传统的连续时间调制器的设计流程后,提出一种新的设计方法.该方法增加了CT-DT变换,把连续时间环路滤波器转换到离散时间状态空间,利用离散时间调制器的成熟的设计平台进行设计,可以减少设计反复,加速设计收敛.利用该方法,本文设计了一个可用于手机电视的高速度、中高精度的连续时间sigma-delta调制器.     

基于JTAG标准的处理器片上调试的分析和实现

介绍了一种基于IEEE11 49.1标准的嵌入式处理器片上调试的方法,并以一款DSP处理器SuperV2为研究对象,通过扩充JTAG测试访问端口和指令,并在处理器内增加和修改支持调试功能的逻辑,实现了断点设置、外部调试请求和单步执行的调试功能。     

一种用于驻极体麦克风的数字前置放大器设计

传统的模拟麦克风由于自身抗干扰能力差,很难满足新一代音频系统对输入端的要求,本文提出了一种数字前置放大器技术,可以与驻极体麦克风进行无缝连接,能够将麦克风产生的微弱的电信号直接转换成后续数字设计平台所需的数字信号,能够对信号进行可编程增益放大,具有面向便携式应用的宽电压摆动和低功耗设计。测试结果表明数字前置放大器动态范围达到88dB,等效输入参考噪声为5μVrms,正常工作功耗为540μW,休眠模式下消耗电流不超过10μA,与传统模拟麦克风相比,数字前置放大器构成的数字麦克风可以提供更好的信噪比、更高的集成度、更低的功耗和更强的抗干扰能力。     

基于CMOS工艺V-NPN晶体管设计的用于接收机的双极型有源混频器

随着声纳通信技术的发展,需要使用CMOS工艺设计用于声纳通信接收机中的低噪声低频混频器.由于MOSFETs的闪烁噪声拐角频率通常在几MHz,在低频工作时会有非常大的闪烁噪声.这使得用MOSFETs设计的传统CMOS有源混频器,在低频低噪声系统中不能使用.本文提出了使用深N阱CMOS工艺中的垂直寄生NPN晶体管(V-NPN)设计的双极型有源混频器.该垂直寄生NPN晶体管的闪烁噪声拐角频率通常为几KHz,因此可以用来设计低噪声低频混频器.本文使用0.18μm CMOS工艺中的V-NPN晶体管设计了一个双极型有源混频器.仿真结果显示,工作电压为3.3V,LO频率为50KHz,RF频率为40KHz时,该双极型有源混频器的电压增益为18.3dB,NFdsb为15.99dB,等效输出噪声,P1dB为-9.88dBm,IIP3为-1.65dBm.     

A 540-μW digital pre-amplifier with 88-dB dynamic range for electret microphones

We design a digital pre-amplifier which can be directly connected to an electret microphone.The amplifier can convert analog signals into digital signals,has a wide voltage swing and low power consumption,as is required in portable applications.Measurement results show that the dynamic range of the digital pre-amplifier reaches 88dB,the equivalent input referred noise is 5μVrms,the typical power consumption is 540μW,and in standby mode the current does not exceed 10μA.Compared with an analog microphone,an e...     

基于低摆幅策略的低功耗多端口寄存器文件设计

本文通过使用低摆幅策略和修改的与非型地址译码器设计了一种低功耗的寄存器文件。该低摆幅策略基于反馈机制并利用动态逻辑减少主动反馈引入的功耗。低摆幅策略分为读写两部分。在低摆幅写策略中,设计了一种存储单元用来支持低摆幅写入。修改后的NAND解码器,不仅功耗更低,同时面积也大幅减少。对比传统单端位线的寄存器文件,低摆幅技术在读和写部分能分别降低51.15%和34.5%的功耗。后仿结果表明在十二个端口同时工作时,低摆幅策略能够降低39.4%的功耗。     

一种用于数字麦克风的低功耗低电压LDO

数字麦克风具有抗干扰能力强、集成度高、易于使用等优点,用于对功耗、体积敏感的便携式设备.研究了用于数字麦克风的低压差线性稳压器(LDO),该LDO除了具有稳压功能,为系统提供稳定和确定的电压外,还能在时钟频率低于休眠频率时,使数字麦克风进入休眠状态.流片测试表明,LDO电压调节范围为1.6～3.5 V,休眠频率为40～60 kHz,芯片待机电流为9μA.     

一种用于A/D转换器的低电压CMOS带隙电压基准源

设计了一种在1V电压下正常工作的用于A/D转换器的低功耗高精度的CMOS带隙电压基准.电路主要包括了一个带隙基准和一个运放电路,而且软启动电路不消耗静态电流.电路采用0.18μm CMOS工艺设计.仿真结果显示,温度从-40~125°C,温度系数约为1.93ppm/°C,同时电源抑制比在10kHz时为38.18dB.电源电压从0.9V到3.4V变化时,输出电压波动保持在0.17%以内;电路消耗总电流为5.18μA.     

用于全同态加密的数论变换乘法蝶形运算优化及实现

全同态加密(FHE)可以真正从根本上解决云计算时将数据及其操作委托给第三方时的数据安全问题。针对全同态加密中占较大比例的大整数乘法运算优化需求,该文提出一种数论变换乘法蝶形运算的操作数合并算法,利用取模操作的快速算法,分别可将基16和基32运算单元的操作数减少到43.8%和39.1%。在此基础上,设计并实现了数论变换基32运算单元的硬件设计架构,在SMIC 90 nm工艺下的综合结果显示,电路的最高工作频率为600 MHz,面积1.714 mm²。实验结果表明,该优化算法提升了数论变换乘法蝶形运算的计算效率。