公钥密码系统中的硬件二元域求逆模块

针对二元域上基本运算求逆操作的复杂性问题,将软件应用中效率较高的求逆算法移植到现场可编程门阵列中,利用其分步特点获取较低延迟,并采用度数和乘法的规律性对执行周期进行缩减,以较小的硬件开销增量换取较大的性能提高。仿真实验结果表明,该模块能够适用于多个二元域及软件求逆。     

FPGA上二元域公钥系统中求逆模块的改进

公钥密码体制建立在有限域上本文针对二元域上操作复杂的基本运算求逆,将软件应用中效率较高的殆逆算法移植到FPGA中,利用其分步特点达到较低延迟,并利用度数和乘法的规律性缩减执行周期,以较小硬件开销增量换取了较大的性能提高.且模块又可能对多个二元域通用.此外,方案同样适用于软件求逆.