基于FPGA实现DSP与RapidIO网络互联

本文首先简单的介绍了总线的发展,从而引出一种新型的串行点对点交换结构RapidIO.DSP在高性能处理系统中的重要性毋庸置疑,但是目前的很多DSP并没有RapidlO接口.本文提出了利用FPGA,将DSP的总线桥接到一个RapidIO IP上,从而实现了DSP与RapidIO网络的互联.     

基于龙芯2E的AMC处理器模块设计

介绍基于国产通用处理器的嵌入式高级夹层卡（AMC）处理器模块的设计和实现。该模块以龙芯2ECPU为核心,板卡设计符合AMC规范,可以直接应用于符合新型先进电信计算构架规范的计算机系统。模块配有适用于嵌入式系统互联的串行RapidIO接口,可以提供充足的有效带宽用于数据通信和系统配置。给出模块的芯片组设计和软件配置。     

宽带相控阵雷达高性能信号处理系统

宽带相控阵雷达的信号处理系统必须能在恶劣环境下快速处理超大带宽数据。为此,提出一种基于VPX总线标准的高性能信号处理系统。利用多种高速串行通信协议实现数据的灵活传输,采用现场可编程门阵列技术和PowerPC技术相结合的方式进行高性能数据处理。应用结果表明,该系统支持超大带宽和超大功率,可用于苛刻环境下的高速数据传输。     

雷达电子战系统的宽带数字波束形成实时实现

雷达电子战信号系统中宽带数字波束形成算法在工程中难以实时实现。要满足算法实时性要求主要面临两个瓶颈:其一是长点FFT运算量较大,难以实时实现;其二是多波束电子扫描时运算模块间实时数据传输量过大,难以保证实时传输。提出了一种应用在基于RapidIO总线信号处理平台的宽带数字波束形成的实时实现方案。该方案采用了FFT的二维分解算法,利用分模块流水线方法实现了长点FFT实时运算。采用分频段宽带数字波束形成算法,有效减少了多波束电子扫描时运算模块间实时数据传输量。该方案应用在基于RapidIO总线的数字信号处理平台的实时性能分析和算法仿真结果验证了该方案的可行性。该方案在雷达电子战系统应用中具有一定的理论研究意义和工程应用前景。     

FPGA与DDR2 SDRAM互联的信号完整性分析

论述了Virtex-5和DDR2?SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。     

多通道光纤同步算法的设计与FPGA实现

针对因FPGA的高速收发器、光电模块的光电转换过程引入的随机延时抖动和一定的误码率造成的多通道失同步问题,利用FPGA对数据链路层专门设计了系统同步算法使得多个通道之间能够保持同步,并在数据错误或丢失时以最小的代价重新取得同步。